掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
計算機組成與設計實驗教程(第四版) 版權信息
- ISBN：9787030697042
- 條形碼：9787030697042 ; 978-7-03-069704-2
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
計算機組成與設計實驗教程(第四版) 內容簡介
本書以TEC-8計算機硬件綜合實驗系統為實驗平臺，全面介紹了計算機組成原理、數字邏輯與數字系統。全書共7章：章詳細介紹了TEC-8計算機硬件綜合實驗系統；第2章和第3章介紹了計算機組成與計算機體系結構實驗，其中第2章給出了7個基本實驗，第3章給出了4個綜合實驗；第4章介紹了數字邏輯與數字系統的4個綜合設計實驗，這些實驗同時可作為EDA技術的基礎實驗；作為進行第3章、第4章相關設計實驗的推薦基礎，第5～7章主要介紹了EDA設計的相關基礎技術，其中第5章和第6章分別對VHDL和Verilog HDL進行了簡單介紹，第7章介紹了Quartus Ⅱ的使用方法。 本書可作為高等院校計算機及相關專業的計算機組成原理、數字運輯與數字系統實驗課程的教材，也可供計算機硬件技術領域的設計人員自學參考。
計算機組成與設計實驗教程(第四版) 目錄
目錄
第1章 TEC-8計算機硬件綜合實驗系統 1
1.1 TEC-8實驗系統的技術特點 1
1.2 TEC-8實驗系統的組成 1
1.3 邏輯測試筆 4
1.4 TEC-8實驗系統結構和操作 5
1.4.1 TEC-8模型計算機時序信號 5
1.4.2 TEC-8模型計算機組成 5
1.5 TEC-8模型計算機指令系統 8
1.6 指示燈、按鈕、開關、接口與短路子 9
1.6.1 指示燈 9
1.6.2 按鈕 10
1.6.3 開關 10
1.6.4 接口與短路子 11
1.7 數字邏輯與數字系統實驗 12
1.8 E2PROM中微代碼的修改 13
第2章 計算機組成原理基本實驗 19
2.1 寄存器讀寫實驗 19
2.2 運算器組成實驗 27
2.3 雙端口存儲器實驗 39
2.4 數據通路實驗 50
2.5 微程序控制器實驗 57
2.6 CPU組成與機器指令的執行實驗 63
2.7 中斷原理實驗 69
第3章 計算機組成原理課程綜合設計實驗 73
3.1模型機硬連線控制器設計實驗 73
3.2模型機流水微程序控制器設計實驗 87
3.3模型機流水硬連線控制器設計實驗 90
3.4 含有陣列乘法器的ALU 設計實驗 100
第4章 數字邏輯與數字系統綜合設計實驗 108
4.1 簡易電子琴實驗 108
4.2 簡易頻率計實驗 111
4.3 簡易交通燈實驗 118
4.4 VGA 接口設計實驗 121
第5章 VHDL簡介 125
5.1 VHDL程序的基本結構 125
5.1.1 實體說明 126
5.1.2 結構體說明 127
5.1.3 程序包 130
5.1.4 庫 131
5.1.5 配置 131
5.2 VHDL的客體及詞法單元 133
5.2.1 標識符 133
5.2.2 詞法單元 134
5.2.3 VHDL的數據類型 135
5.2.4 VHDL的對象 138
5.2.5 VHDL運算操作符 141
5.3 VHDL的基本描述語句 142
5.3.1 進程語句 143
5.3.2 并行語句 146
5.3.3 順序語句 158
5.4 屬性的描述與定義 162
5.4.1 數值類屬性 162
5.4.2 函數類屬性 163
5.4.3 帶屬性函數的信號 165
5.5 決斷函數與信號延遲 167
5.5.1 決斷信號與決斷函數 167
5.5.2 信號延遲 168
第6章 Verilog HDL基本語法 169
6.1 簡單的Verilog HDL模塊 169
6.1.1 簡單的Verilog HDL程序介紹 169
6.1.2 模塊的結構 171
6.1.3 模塊的端口定義 171
6.1.4 模塊內容 172
6.2 數據類型及其常量、變量 173
6.2.1 常量 173
6.2.2 變量 176
6.3 運算符及表達式 178
6.3.1 基本的算術運算符 179
6.3.2 位運算符 179
6.3.3 邏輯運算符 181
6.3.4 關系運算符 182
6.3.5 等式運算符 182
6.3.6 移位運算符 183
6.3.7 位拼接運算符 183
6.3.8 縮減運算符 184
6.3.9 優先級 184
6.3.10 關鍵字 185
6.4 賦值語句和塊語句 185
6.4.1 賦值語句 185
6.4.2 塊語句 186
6.5 條件語句 189
6.5.1 if-else語句 189
6.5.2 case語句 192
6.5.3 由于條件語句使用不當而產生意外的鎖存器 195
6.6 循環語句 196
6.6.1 forever語句 196
6.6.2 repeat語句 196
6.6.3 while語句 197
6.6.4 for語句 198
6.7 結構說明語句 199
6.7.1 initial語句 199
6.7.2 always語句 200
6.7.3 task和function說明語句 201
6.8 系統函數和任務 205
6.8.1 系統任務$display和$write 205
6.8.2 系統任務$monitor 208
6.8.3 時間度量系統函數$time和$realtime 209
6.8.4 系統任務$finish 210
6.8.5 系統任務$stop 211
6.8.6 系統任務$readmemb和$readmemh 211
6.8.7 系統任務$random 212
6.9 編譯預處理 213
6.9.1 宏定義`define 214
6.9.2 文件包含處理`include 215
6.9.3 時間尺度`timescale 217
6.9.4 條件編譯命令`ifdef、`else、`endif 219
6.10 小結 220
第7章 Quartus Ⅱ的使用方法 221
7.1 Quartus Ⅱ介紹 221
7.2 Quartus Ⅱ安裝 223
7.2.1 Quartus Ⅱ安裝準備 223
7.2.2 Quartus Ⅱ軟件安裝 223
7.3 Quartus Ⅱ設計示例 227
附錄 部分芯片資料及實驗箱器件布局圖 243
第1章 TEC-8計算機硬件綜合實驗系統 1
1.1 TEC-8實驗系統的技術特點 1
1.2 TEC-8實驗系統的組成 1
1.3 邏輯測試筆 4
1.4 TEC-8實驗系統結構和操作 5
1.4.1 TEC-8模型計算機時序信號 5
1.4.2 TEC-8模型計算機組成 5
1.5 TEC-8模型計算機指令系統 8
1.6 指示燈、按鈕、開關、接口與短路子 9
1.6.1 指示燈 9
1.6.2 按鈕 10
1.6.3 開關 10
1.6.4 接口與短路子 11
1.7 數字邏輯與數字系統實驗 12
1.8 E2PROM中微代碼的修改 13
第2章 計算機組成原理基本實驗 19
2.1 寄存器讀寫實驗 19
2.2 運算器組成實驗 27
2.3 雙端口存儲器實驗 39
2.4 數據通路實驗 50
2.5 微程序控制器實驗 57
2.6 CPU組成與機器指令的執行實驗 63
2.7 中斷原理實驗 69
第3章 計算機組成原理課程綜合設計實驗 73
3.1模型機硬連線控制器設計實驗 73
3.2模型機流水微程序控制器設計實驗 87
3.3模型機流水硬連線控制器設計實驗 90
3.4 含有陣列乘法器的ALU 設計實驗 100
第4章 數字邏輯與數字系統綜合設計實驗 108
4.1 簡易電子琴實驗 108
4.2 簡易頻率計實驗 111
4.3 簡易交通燈實驗 118
4.4 VGA 接口設計實驗 121
第5章 VHDL簡介 125
5.1 VHDL程序的基本結構 125
5.1.1 實體說明 126
5.1.2 結構體說明 127
5.1.3 程序包 130
5.1.4 庫 131
5.1.5 配置 131
5.2 VHDL的客體及詞法單元 133
5.2.1 標識符 133
5.2.2 詞法單元 134
5.2.3 VHDL的數據類型 135
5.2.4 VHDL的對象 138
5.2.5 VHDL運算操作符 141
5.3 VHDL的基本描述語句 142
5.3.1 進程語句 143
5.3.2 并行語句 146
5.3.3 順序語句 158
5.4 屬性的描述與定義 162
5.4.1 數值類屬性 162
5.4.2 函數類屬性 163
5.4.3 帶屬性函數的信號 165
5.5 決斷函數與信號延遲 167
5.5.1 決斷信號與決斷函數 167
5.5.2 信號延遲 168
第6章 Verilog HDL基本語法 169
6.1 簡單的Verilog HDL模塊 169
6.1.1 簡單的Verilog HDL程序介紹 169
6.1.2 模塊的結構 171
6.1.3 模塊的端口定義 171
6.1.4 模塊內容 172
6.2 數據類型及其常量、變量 173
6.2.1 常量 173
6.2.2 變量 176
6.3 運算符及表達式 178
6.3.1 基本的算術運算符 179
6.3.2 位運算符 179
6.3.3 邏輯運算符 181
6.3.4 關系運算符 182
6.3.5 等式運算符 182
6.3.6 移位運算符 183
6.3.7 位拼接運算符 183
6.3.8 縮減運算符 184
6.3.9 優先級 184
6.3.10 關鍵字 185
6.4 賦值語句和塊語句 185
6.4.1 賦值語句 185
6.4.2 塊語句 186
6.5 條件語句 189
6.5.1 if-else語句 189
6.5.2 case語句 192
6.5.3 由于條件語句使用不當而產生意外的鎖存器 195
6.6 循環語句 196
6.6.1 forever語句 196
6.6.2 repeat語句 196
6.6.3 while語句 197
6.6.4 for語句 198
6.7 結構說明語句 199
6.7.1 initial語句 199
6.7.2 always語句 200
6.7.3 task和function說明語句 201
6.8 系統函數和任務 205
6.8.1 系統任務$display和$write 205
6.8.2 系統任務$monitor 208
6.8.3 時間度量系統函數$time和$realtime 209
6.8.4 系統任務$finish 210
6.8.5 系統任務$stop 211
6.8.6 系統任務$readmemb和$readmemh 211
6.8.7 系統任務$random 212
6.9 編譯預處理 213
6.9.1 宏定義`define 214
6.9.2 文件包含處理`include 215
6.9.3 時間尺度`timescale 217
6.9.4 條件編譯命令`ifdef、`else、`endif 219
6.10 小結 220
第7章 Quartus Ⅱ的使用方法 221
7.1 Quartus Ⅱ介紹 221
7.2 Quartus Ⅱ安裝 223
7.2.1 Quartus Ⅱ安裝準備 223
7.2.2 Quartus Ⅱ軟件安裝 223
7.3 Quartus Ⅱ設計示例 227
附錄 部分芯片資料及實驗箱器件布局圖 243
展開全部
計算機組成與設計實驗教程(第四版) 節選
第1章 TEC-8計算機硬件綜合實驗系統 1.1 TEC-8實驗系統的技術特點 TEC-8計算機硬件綜合實驗系統，以下簡稱 TEC-8實驗系統或 TEC-8模型計算機、模型機。 TEC-8實驗系統具有如下技術特點： (1)TEC-8模型計算機采用8位(bit)字長，簡單而實用，有利于學生掌握 TEC-8模型計算機整機的工作原理。通過8位數據開關用手動方式輸入二進制測試程序，有利于學生從*底層開始了解計算機工作原理。 (2)指令系統采用4位操作碼，可容納16條指令，已實現加、減、與、加1、存數、取數、條件轉移、無條件轉移、輸出、中斷返回、開中斷、關中斷和停機等14條指令，指令功能非常典型。 (3)其采用雙端口存儲器(Memory)作為主存，實現數據總線和指令總線雙總線體制，實現指令流水功能，體現出現代 CPU設計思想。 (4)控制器采用微程序控制、硬連線控制、獨立控制3種類型，體現了當代計算機控制器技術的完備性。 (5)微程序控制、硬連線控制和獨立控制之間的轉換采用獨創的一次全切換方式，切換不用關掉電源，切換簡單、安全可靠。 (6)控制存儲器中的微代碼可用 PC(個人計算機)下載，省去了 E2PROM器件的專用編程器(Programmer)和對器件的插、拔。 (7)運算器中ALU采用2片74LS181實現，4個8位寄存器堆用1片 Altera EPM7064S實現，設計新穎。 (8)每一條機器指令的時序采用不定長機器周期方式，符合現代計算機設計思想。 (9)1片Altera EPM7128S CPLD既可作為硬連線控制器使用，又可用于“數字邏輯與數字系統”課程的大型設計實驗。為了安排“數字邏輯與數字系統”課程的大型設計實驗，其提供了用發光二極管代表的按東、西、南、北方向安排的12個交通燈、6個數碼管、1個喇叭和1個 VGA接口。 (10)其通過擴展板提供了若干雙列直插的器件插座，可用于“數字邏輯與數字系統”課程的基本實驗。 1.2 TEC-8實驗系統的組成 TEC-8計算機硬件綜合實驗系統由下列部分構成。 1．電源 電源安裝在實驗箱的下部，輸出電壓為+5V，*大電流為2.5A。220V交流電源開關安裝在實驗箱的右側，220V交流電源插座安裝在實驗箱的背面。實驗臺上有一個+5V電源指示燈。 2．實驗臺 實驗臺是 TEC-8計算機硬件綜合實驗系統*主要的組成部分，學生就是在實驗臺上進行實驗的。實驗臺安裝在實驗箱的上部，由一塊印制電路板構成， TEC-8模型計算機安裝在這塊印制電路板上， TEC-8計算機硬件綜合實驗系統實驗臺如圖1.1所示。 圖1.1 TEC-8計算機硬件綜合實驗系統實驗臺 從功能上講， TEC-8計算機硬件綜合實驗系統可以分為若干個區，其分布如圖1.2所示。其中數碼管、交通燈、揚聲器和 VGA部分主要用于支持“數字邏輯與數字系統”綜合實驗；指示燈部分可用于實時顯示某些信號的電平值(通過單獨連線方式連接)或用于運算器設計實驗等；邏輯筆部分集成了一個邏輯測試筆，利用附帶的邏輯筆可以檢測各種信號的邏輯電平；微程序控制器、硬連線控制器部分用于提供基于 TEC-8計算機硬件綜合實驗系統進行“計算機組成原理”與“計算機系統結構”實驗所需的控制信號，根據用戶的設置不同；控制轉換部分選擇其一作為控制信號來源，或者二者都不選取，而是通過外接連線方式手動控制各控制信號。 圖1.2 TEC-8計算機硬件綜合實驗系統功能分區圖 3．下載電纜 下載電纜 USB Blaster用于將學生設計的硬連線控制邏輯或者其他綜合實驗的電路下載到 Altera EPM7128S CPLD器件中。下載前必須將下載電纜的一端和 PC的 USB口連接，另一端和實驗臺上的下載插座(J7)連接。 通過下載電纜下載相關內容的具體方法見第7章。 4．通信線 通信線用于 PC上在線修改控制存儲器中的微代碼。 TEC-8計算機硬件綜合實驗系統使用一片89S52單片機將學生設計的微程序寫入 E2PROM，這就免除了必須先從實驗箱上拔下存儲芯片然后通過專用編程器進行寫入的麻煩。 通信線分為2種，一種是 COM口轉 COM口的，另一種是 USB口轉 COM口的。使用 COM口轉 COM口通信線在系統改寫控制存儲器內容時，通信線一端接實驗臺上的 COM口(RS232，J3)，另一端直接連 PC的 COM口，或通過 USB轉 COM接頭接 PC的 USB口；如果是 USB口轉 COM口的通信線，則其一端接實驗臺上的 COM口(RS232，J3)，另一端直接連 PC的 USB口。 利用通信線在系統改寫控制存儲器內容的具體方法見1.9節。 5．導線與扁平電纜 使用 TEC-8計算機硬件綜合實驗系統進行某些實驗時需要進行一些信號的連接，它們通過自鎖緊導線連接完成。接入導線時，先將導線插頭接入接線孔，然后捏住導線插頭順時針旋轉90°，導線即鎖緊、固定；反之，若要拆除導線，則要先捏住導線插頭逆時針轉動90°～180°，待松動后輕輕拔出導線插頭。 當進行大型綜合設計實驗時，有些實驗(包括“計算機組成原理”與“計算機系統結構” “數字邏輯與數字系統”綜合設計實驗)需要通過扁平電纜將需要的信號和器件 Altera EPM7128S CPLD的引腳連接。扁平電纜的一端接34芯插座 J6(J6和 Altera EPM7128S CPLD的引腳相連)；另一端分為三部分：**部分接16芯插座 J8(J8和開關 K15～K0相連)；第二部分接12芯插座 J4(J4和12個發光二極管 L11～L0相連)或者接12芯插座 J1(J1和數碼管 LG2、LG1的驅動相連)；第三部分接6芯插座 J5(J5和上面提到的時鐘信號 MF、CP1、 CP2和 CP3以及正脈沖 QD、PULSE相連)。在進行這些大型綜合設計實驗時，需要根據需要進行正確連接。 1.3 邏輯測試筆 在數字電路實驗中，對信號的測量是一個重要問題。常用的測試工具有示波器、萬用表和邏輯測試筆。示波器的好處是直觀、準確，用波形顯示信號的狀態，常用于對連續的周期波形進行測量，數字示波器對非周期信號的測量也很有效，缺點是造價較高。萬用表價格便宜、使用方便，對信號電壓能進行精確測量，缺點是不能測量脈沖信號。邏輯測試筆常用于測量信號的電平，判斷一個較窄的脈沖是否發生以及發生了幾個脈沖，缺點是無法對信號的電壓做精確測量。數字電路實驗中，關心的不是信號的具體電壓，而是信號的電平，邏輯測試筆作為一種方便、直觀的測試工具，得到了廣泛應用。 TEC-8實驗臺上許多信號都連接發光二極管作為指示燈，指示信號的電平，同時配備了邏輯測試筆。TEC-8實驗系統上配置的邏輯測試筆在測試信號的電平時，紅燈亮表示高電平，綠燈亮表示低電平，紅燈和綠燈都不亮表示高阻態。 在測試脈沖個數時，首先按一次 Reset按鈕，使2個黃燈 D1、D0滅，處于測試初始狀態。TEC-8實驗臺上的邏輯測試筆*多能夠測試3個連續脈沖。測試信號的狀態顯示如表1.1所示。 表1.1指示燈對應的信號狀態 注：表中用“0”表示燈不亮；用“1”表示燈點亮。 數字電路的測試大體上分為靜態測試和動態測試兩部分。靜態測試指的是給定數字電路若干靜態輸入值，測量輸出是否正確。動態測試是在靜態測試基礎上，給數字電路輸入端加脈沖信號，用示波器或者邏輯測試筆測試數字電路輸出是否正確。一般地，時序電路應當進行動態測試。 1.4 TEC-8實驗系統結構和操作 1.4.1 TEC-8模型計算機時序信號 TEC-8模型計算機主時鐘 MF的頻率為1MHz，執行一條微指令需要3個節拍脈沖 T1、 T2、T3。TEC-8模型計算機時序采用不定長機器周期，絕大多數指令采用2個機器周期 W1、 W2，少數指令采用一個機器周期 W1或者3個機器周期 W1、W2、W3。 圖1.3是3個機器周期的時序圖。 圖1.3 TEC-8模型計算機3個機器周期時序圖 1.4.2 TEC-8模型計算機組成 圖1.4是 TEC-8模型計算機電路框圖。下面介紹主要組成模塊。 1．時序發生器 時序發生器由2片 GAL22V10(U68、U69)組成，產生節拍脈沖信號 T1、T2、T3，節拍電位 W1、W2、W3，以及中斷請求信號 ITNQ。主時鐘 MF采用石英晶體振蕩器產生的1MHz時鐘信號。T1、T2、T3的脈寬為1μs。一個機器周期包含一組 T1、T2、T3。 2．算術邏輯單元 算術邏輯單元(ALU)由2片74LS181(U46、U47)加1片74LS74、1片74LS244、1片74LS240、1片74LS30組成，進行算術邏輯運算。74LS181是一個4位的算術邏輯器件，2個74LS181級聯構成一個8位的算術邏輯單元。在 TEC-8模型計算機中，算術邏輯單元對 A端口的8位數和 B端口的8位數進行加、減、與、或和數據傳送5種運算，產生8位數據結果、進位標志 C和結果為0標志 Z。當信號 ABUS為“1”時，將運算的數據結果送往數據總線 DBUS。 3．雙端口寄存器堆 雙端口寄存器堆由 Altera公司的1片可編程器件 EPM7064S組成，向 ALU提供兩個運算操作數 A和 B，保存運算結果。 EPM7064S里面包含4個8位寄存器 R0、R1、R2、R3，2個4選1選擇器(4選1選擇器 A和4選1選擇器 B)，1個2-4譯碼器。如圖1.4所示，上述內容用虛線圍起來的部分全部放在 EPM7064S中。4個寄存器通過4選1選擇器 A(受 RD1、 RD0控制)向 ALU的 A端口提供 A操作數，通過4選1選擇器 B(受 RS1、RS0控制)向 ALU的 B端口提供 B操作數，通過2-4譯碼器(受 RD1、RD0控制)產生信號 LDR0、LDR1、LDR2和 LDR3，選擇保存運算數據結果的寄存器。 圖1.4 TEC-8模型計算機電路框圖 4．數據開關 SD7～SD0 8位數據開關 SD7～SD0是雙位開關，撥到朝上位置時表示“1”，撥到朝下位置時表示“0”。用于編制程序并把程序放入存儲器，以及設置寄存器 R3～R0的值、設置初始地址、輸入操作數等。通過撥動數據開關 SD7～SD0得到的程序或者數據等先被送到由1片74LS244
書友推薦
- >
中國人在烏蘇里邊疆區:歷史與人類學概述
- >
小考拉的故事-套裝共3冊
- >
煙與鏡
- >
伯納黛特,你要去哪(2021新版)
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
推拿
- >
回憶愛瑪儂
- >
詩經-先民的歌唱
本類暢銷
