掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
基于EDA技術的數字系統設計與實踐 版權信息
- ISBN：9787560365886
- 條形碼：9787560365886 ; 978-7-5603-6588-6
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
基于EDA技術的數字系統設計與實踐 內容簡介
根據應用型本科院校教學大綱，以提高學生實踐能力和技能水平為目的，介紹基于EDA技術的數字系統設計與實踐。《基于EDA技術的數字系統設計與實踐/應用型本科院校“十三五”規劃教材/電工電子類》分為基礎篇和實戰篇兩大部分，基礎篇主要包括：EDA技術概述、可編程邏輯器件概述、Quartus II開發軟件設計指南、VHDL語法基礎、VHDL主要描述語句、狀態機的VHDL設計、常用單元電路的VHDL程序設計、Verilog HDL編程基礎；實戰篇包括：數字系統設計仿真實驗、數字系統設計硬件實訓等。《基于EDA技術的數字系統設計與實踐/應用型本科院校“十三五”規劃教材/電工電子類》注重理論聯系實際，突出應用能力的培養，簡明扼要，易讀易懂，書中給出了大量的VHDL設計實例源代碼及仿真結果，從而將如何使用硬件描述語言進行硬件電路設計及分析設計結果有機結合在一起。《基于EDA技術的數字系統設計與實踐/應用型本科院校“十三五”規劃教材/電工電子類》重點培養學生熟練使用EDA開發工具進行分析、設計和應用開發的能力，使其符合高等院校轉型發展的需求。 《基于EDA技術的數字系統設計與實踐/應用型本科院校“十三五”規劃教材/電工電子類》可作為應用型本科院校電子信息工程、通信工程、電氣工程及其自動化、計算機科學與技術等專業的高年級本科生教學用書，也可作為廣大從事硬件工作的技術人員的參考用書。
基于EDA技術的數字系統設計與實踐 目錄
基礎篇
第1章 EDA技術概述
1．1 EDA技術的含義
1．2 EDA技術的發展歷程
1．3 EDA技術的主要內容
1．4 EDA設計流程
1．5 數字系統的設計
1．5．1 數字系統的設計模型
1．5．2 數字系統的設計方法
1．5．3 數字系統的設計準則
1．5．4 數字系統的設計步驟
1．6 EDA技術的發展趨勢
本章小結
習題
第2章 可編程邏輯器件概述
2．1 可編程邏輯器件簡介
2．1．1 可編程邏輯器件發展過程
2．1．2 可編程邏輯器件的分類
2．2 可編程邏輯器件的硬件結構
2．2．1 可編程電路的基本結構
2．2．2 PLD中陣列的表示方法
2．3 低密度可編程邏輯器件
2．3．1 可編程只讀存儲器（PROM）
2．3．2 可編程邏輯陣列（PLA）器件
2．3．3 可編程陣列邏輯（PAL）器件
2．3．4 通用陣列邏輯（GAL）器件
2．4 高密度可編程邏輯器件
2．4．1 復雜可編程邏輯器件（CPLD）
2．4．2 現場可編程門陣列FPGA
2．5 Altera公司的可編程邏輯器件
2．5．1 Ahera公司的CPLD
2．5．2 Ahera公司的FPGA
2．6 FPGA和CPLD的開發應用選擇
本章小結
習題
第3章 Quartus Ⅱ開發軟件設計指南
3．1 Quartus Ⅱ軟件綜述
3．1．1 軟件的功能簡介及支持的器件
3．1．2 軟件的安裝與系統配置
3．2 Quartus Ⅱ的設計指南
3．2．1 Quartus Ⅱ的啟動及工具按鈕的使用
3．2．2 建立設計項目
3．2．3 新建設計文件
3．2．4 編輯設計文件
3．2．5 編譯設計電路
3．2．6 設計仿真
3．2．7 器件編程／配置
本章小結
習題
第4章 VHDL語法基礎
4．1 VHDL概述
4．1．1 VHDL的起源
4．1．2 常用硬件描述語言比較
4．1．3 VHDL的特點
4．1．4 VHDL的編程思想
4．2 VHDL的描述結構
4．2．1 實體
4．2．2 結構體
4．2．3 庫說明
4．2．4 配置
4．3 標識符
4．4 VHDL的數據對象
4．4．1 常數
4．4．2 變量
4．4．3 信號
4．5 VHDL的數據類型
4．6 VHDL的運算符
4．6．1 邏輯運算符
4．6．2 算術運算符
4．6．3 關系運算符
4．6．4 操作符的運算優先級
本章小結
習題
第5章 VHDL主要描述語句
5．1 順序描述語句
5．1．1 變量賦值語句和信號賦值語句
5．1．2 IF語句
5．1．3 CASE語句
5．1．4 LOOP語句
5．1．5 NEXT和EXIT跳出循環語句
5．1．6 NULL語句
5．2 并行描述語句
5．2．1 并行信號賦值語句
5．2．2 進程語句
5．2．3 元件例化語句
5．2．4 生成語句
5．2．5 塊語句
5．3 子程序
5．3．1 過程
5．3．2 函數
5．4 程序包
5．5 時鐘信號的描述
5．6 復位、置位信號的描述
5．6．1 同步方式
5．6．2 異步方式
本章小結
習題
第6章 狀態機的VHDL設計
6．1 有限狀態機的基本概念
6．2 有限狀態機的VHDL設計
6．3 Moore型狀態機設計
6．4 Mealy型狀態機設計
本章小結
習題
第7章 常用單元電路的VHDL程序設計
7．1 門電路
7．2 8-3線編碼器
7．3 譯碼器
7．3．1 二一十進制BCD譯碼器
7．3．2 顯示譯碼器
7．4 多路選擇器
7．5 比較器
7．6 加法器
7．7 觸發器和鎖存器
7．8 計數器和分頻器
7．9 寄存器
7．10 順序脈沖發生器
本章小結
習題
第8章 Verilog HDL編程基礎
8．1 Verilog HDL概述
8．1．1 Verilog HDL的特點
8．1．2 Verilog HDL的基本結構
8．2 Verilog HDL語言要素
8．2．1 Verilog HDL的基本語法規則
8．2．2 數據類型
8．2．3 Verilog HDL運算符
8．2．4 系統任務與系統函數
8．2．5 編譯向導
8．3 Verilog HDL基本語句
8．3．1 過程語句
8．3．2 賦值語句
8．3．3 塊語句
8．3．4 條件語句
8．3．5 循環語句
8．3．6 任務與函數
本章小結
習題
實踐篇
第9章 數字系統設計仿真實驗
9．1 Quartus Ⅱ入門及原理圖輸入的設計
9．2 基于VHDL的文本輸入法的設計
9．3 圖形和VHDL混合輸入的電路設計
本章小結
第10章 數字系統設計硬件實訓
10．1 數字系統設計實驗開發系統簡介
10．2 圖形輸入設計實訓
10．2．1 Quartus Ⅱ圖形輸入方式設計流程
10．2．2 實訓項目1——組合邏輯電路設計
10．2．3 實訓項目2——時序邏輯電路設計
10．2．4 實訓項目3——兆功能模塊設計
10．2．5 實訓項目4——圖形輸入綜合設計
10．3 VHDL文本輸入設計實訓
10．3．1 Quanus Ⅱ文本輸入設計流程
10．3．2 實訓項目1——基本門電路設計
10．3．3 實訓項目2——組合邏輯電路設計
10．3．4 實訓項目3——時序邏輯電路設計
10．3．5 實訓項目4——8位數碼管動態顯示程序設計
10．3．6 實訓項目5——4×4矩陣鍵盤設計
10．4 數字系統綜合設計實訓
10．4．1 16×16點陣數碼管顯示設計
10．4．2 數字電子鐘的設計
10．4．3 狀態機實現花樣燈設計
本章小結
參考文獻
第1章 EDA技術概述
1．1 EDA技術的含義
1．2 EDA技術的發展歷程
1．3 EDA技術的主要內容
1．4 EDA設計流程
1．5 數字系統的設計
1．5．1 數字系統的設計模型
1．5．2 數字系統的設計方法
1．5．3 數字系統的設計準則
1．5．4 數字系統的設計步驟
1．6 EDA技術的發展趨勢
本章小結
習題
第2章 可編程邏輯器件概述
2．1 可編程邏輯器件簡介
2．1．1 可編程邏輯器件發展過程
2．1．2 可編程邏輯器件的分類
2．2 可編程邏輯器件的硬件結構
2．2．1 可編程電路的基本結構
2．2．2 PLD中陣列的表示方法
2．3 低密度可編程邏輯器件
2．3．1 可編程只讀存儲器（PROM）
2．3．2 可編程邏輯陣列（PLA）器件
2．3．3 可編程陣列邏輯（PAL）器件
2．3．4 通用陣列邏輯（GAL）器件
2．4 高密度可編程邏輯器件
2．4．1 復雜可編程邏輯器件（CPLD）
2．4．2 現場可編程門陣列FPGA
2．5 Altera公司的可編程邏輯器件
2．5．1 Ahera公司的CPLD
2．5．2 Ahera公司的FPGA
2．6 FPGA和CPLD的開發應用選擇
本章小結
習題
第3章 Quartus Ⅱ開發軟件設計指南
3．1 Quartus Ⅱ軟件綜述
3．1．1 軟件的功能簡介及支持的器件
3．1．2 軟件的安裝與系統配置
3．2 Quartus Ⅱ的設計指南
3．2．1 Quartus Ⅱ的啟動及工具按鈕的使用
3．2．2 建立設計項目
3．2．3 新建設計文件
3．2．4 編輯設計文件
3．2．5 編譯設計電路
3．2．6 設計仿真
3．2．7 器件編程／配置
本章小結
習題
第4章 VHDL語法基礎
4．1 VHDL概述
4．1．1 VHDL的起源
4．1．2 常用硬件描述語言比較
4．1．3 VHDL的特點
4．1．4 VHDL的編程思想
4．2 VHDL的描述結構
4．2．1 實體
4．2．2 結構體
4．2．3 庫說明
4．2．4 配置
4．3 標識符
4．4 VHDL的數據對象
4．4．1 常數
4．4．2 變量
4．4．3 信號
4．5 VHDL的數據類型
4．6 VHDL的運算符
4．6．1 邏輯運算符
4．6．2 算術運算符
4．6．3 關系運算符
4．6．4 操作符的運算優先級
本章小結
習題
第5章 VHDL主要描述語句
5．1 順序描述語句
5．1．1 變量賦值語句和信號賦值語句
5．1．2 IF語句
5．1．3 CASE語句
5．1．4 LOOP語句
5．1．5 NEXT和EXIT跳出循環語句
5．1．6 NULL語句
5．2 并行描述語句
5．2．1 并行信號賦值語句
5．2．2 進程語句
5．2．3 元件例化語句
5．2．4 生成語句
5．2．5 塊語句
5．3 子程序
5．3．1 過程
5．3．2 函數
5．4 程序包
5．5 時鐘信號的描述
5．6 復位、置位信號的描述
5．6．1 同步方式
5．6．2 異步方式
本章小結
習題
第6章 狀態機的VHDL設計
6．1 有限狀態機的基本概念
6．2 有限狀態機的VHDL設計
6．3 Moore型狀態機設計
6．4 Mealy型狀態機設計
本章小結
習題
第7章 常用單元電路的VHDL程序設計
7．1 門電路
7．2 8-3線編碼器
7．3 譯碼器
7．3．1 二一十進制BCD譯碼器
7．3．2 顯示譯碼器
7．4 多路選擇器
7．5 比較器
7．6 加法器
7．7 觸發器和鎖存器
7．8 計數器和分頻器
7．9 寄存器
7．10 順序脈沖發生器
本章小結
習題
第8章 Verilog HDL編程基礎
8．1 Verilog HDL概述
8．1．1 Verilog HDL的特點
8．1．2 Verilog HDL的基本結構
8．2 Verilog HDL語言要素
8．2．1 Verilog HDL的基本語法規則
8．2．2 數據類型
8．2．3 Verilog HDL運算符
8．2．4 系統任務與系統函數
8．2．5 編譯向導
8．3 Verilog HDL基本語句
8．3．1 過程語句
8．3．2 賦值語句
8．3．3 塊語句
8．3．4 條件語句
8．3．5 循環語句
8．3．6 任務與函數
本章小結
習題
實踐篇
第9章 數字系統設計仿真實驗
9．1 Quartus Ⅱ入門及原理圖輸入的設計
9．2 基于VHDL的文本輸入法的設計
9．3 圖形和VHDL混合輸入的電路設計
本章小結
第10章 數字系統設計硬件實訓
10．1 數字系統設計實驗開發系統簡介
10．2 圖形輸入設計實訓
10．2．1 Quartus Ⅱ圖形輸入方式設計流程
10．2．2 實訓項目1——組合邏輯電路設計
10．2．3 實訓項目2——時序邏輯電路設計
10．2．4 實訓項目3——兆功能模塊設計
10．2．5 實訓項目4——圖形輸入綜合設計
10．3 VHDL文本輸入設計實訓
10．3．1 Quanus Ⅱ文本輸入設計流程
10．3．2 實訓項目1——基本門電路設計
10．3．3 實訓項目2——組合邏輯電路設計
10．3．4 實訓項目3——時序邏輯電路設計
10．3．5 實訓項目4——8位數碼管動態顯示程序設計
10．3．6 實訓項目5——4×4矩陣鍵盤設計
10．4 數字系統綜合設計實訓
10．4．1 16×16點陣數碼管顯示設計
10．4．2 數字電子鐘的設計
10．4．3 狀態機實現花樣燈設計
本章小結
參考文獻
展開全部
書友推薦
- >
伊索寓言-世界文學名著典藏-全譯本
- >
詩經-先民的歌唱
- >
苦雨齋序跋文-周作人自編集
- >
新文學天穹兩巨星--魯迅與胡適/紅燭學術叢書(紅燭學術叢書)
- >
朝聞道
- >
上帝之肋:男人的真實旅程
- >
大紅狗在馬戲團-大紅狗克里弗-助人
- >
小考拉的故事-套裝共3冊
本類暢銷
