CMOS射頻集成電路設(shè)計 版權(quán)信息
- ISBN:9787560653976
- 條形碼:9787560653976 ; 978-7-5606-5397-6
- 裝幀:平裝-膠訂
- 冊數(shù):暫無
- 重量:暫無
- 所屬分類:>>
CMOS射頻集成電路設(shè)計 本書特色
本書以無線射頻收發(fā)前端為應(yīng)用目標,首先介紹射頻集成電路設(shè)計必需的基本知識,包括傳輸線基本理論、二端口網(wǎng)絡(luò)與S參數(shù)、Smith圓圖的基本知識,然后簡單介紹目前常用的集成電路的工藝技術(shù),再依次介紹阻抗匹配、集成電路元件、噪聲與模型、無線系統(tǒng)射頻前端、低噪聲放大器、射頻放大器、混頻器、振蕩器、功率放大器、射頻頻率合成器。除上述主要內(nèi)容之外,增加了版圖匹配設(shè)計、ESD、接地設(shè)計、電磁兼容以及射頻集成電路測試等章節(jié),同時每一章相應(yīng)地增加了設(shè)計舉例、建模舉例或測試舉例等內(nèi)容,使得內(nèi)容更加全面和更具有創(chuàng)新性。全書內(nèi)容新穎,循序漸進,概念清晰,理論性和應(yīng)用性強,不僅作為集成電路領(lǐng)域的研究生教材,同時還可作為本學(xué)科領(lǐng)域的本科高年級學(xué)生教材,除此之外,還可以作為業(yè)界工程技術(shù)人員的技術(shù)資料和培訓(xùn)教材。
CMOS射頻集成電路設(shè)計 內(nèi)容簡介
本書以無線射頻收發(fā)前端為應(yīng)用目標, 首先介紹射頻集成電路設(shè)計必需的基本知識, 包括傳輸線基本理論、二端口網(wǎng)絡(luò)與S參數(shù)和Smith圓圖的基本知識 ; 目前常用的集成電路的工藝技術(shù) ; 阻抗匹配、集成電路元件、噪聲與模型、無線系統(tǒng)射頻前端、低噪聲射頻放大器、射頻放大器、射頻混頻器、射頻振蕩器、射頻功率放大器和射頻頻率合成器。除上述主要內(nèi)容之外, 還介紹了版圖匹配設(shè)計、ESD防護設(shè)計、接地設(shè)計、電磁兼容以及射頻集成電路的測試等內(nèi)容。
CMOS射頻集成電路設(shè)計 目錄
第1章 緒論 1
1.1 CMOS技術(shù)簡介及發(fā)展趨勢 1
1.1.1 CMOS集成電路制程簡介 1
1.1.2 CMOS工藝特征尺寸的演變——摩爾定律 5
1.1.3 發(fā)展趨勢 5
1.2 射頻集成電路的發(fā)展歷史、現(xiàn)狀及發(fā)展趨勢 6
1.2.1 發(fā)展歷史 6
1.2.2 現(xiàn)狀 6
1.2.3 發(fā)展趨勢 7
1.3 射頻集成電路設(shè)計涉及的相關(guān)學(xué)科與知識 7
1.4 CMOS模擬及射頻集成電路設(shè)計的方法與步驟 8
1.5 CMOS射頻集成電路設(shè)計的常用軟件概述 9
1.5.1 Cadence Virtuoso 9
1.5.2 Agilent ADS 11
1.6 本章小結(jié) 11
習(xí)題 12
參考文獻 12
第2章 CMOS射頻IC器件模型 13
2.1 概述 13
2.2 無源元件及模型 14
2.2.1 電阻器件模型 14
2.2.2 電容器件模型 14
2.2.3 電感器件模型 15
2.3 有源元件及模型 16
2.3.1 二極管模型 16
2.3.2 大信號和小信號雙極型晶體管模型 17
2.3.3 MOS器件的直流模型 19
2.3.4 MOS器件的電容模型 20
2.3.5 MOS器件的非準靜態(tài)模型 20
2.3.6 大信號場效應(yīng)晶體管模型 21
2.3.7 小信號場效應(yīng)晶體管模型 22
2.3.8 有源器件的噪聲模型 23
2.4 片上電感設(shè)計與建模仿真實例 29
2.4.1 片上電感的電學(xué)與幾何參數(shù) 29
2.4.2 芯片疊層結(jié)構(gòu) 31
2.4.3 片上電感設(shè)計方法 32
2.4.4 ADS片上建模與仿真 33
2.4.5 Sonnet片上建模與仿真 35
2.5 本章小結(jié) 36
習(xí)題 36
參考文獻 37
第3章 無線通信的射頻系統(tǒng) 39
3.1 概述 39
3.2 無線通信系統(tǒng) 39
3.2.1 無線通信系統(tǒng)的構(gòu)成 39
3.2.2 無線通信系統(tǒng)的常用性能指標 42
3.2.3 天線系統(tǒng)及性能指標 42
3.3 傳統(tǒng)無線收發(fā)信系統(tǒng) 45
3.3.1 無線接收機基本結(jié)構(gòu) 45
3.3.2 超外差接收機結(jié)構(gòu) 46
3.3.3 超外差發(fā)信機結(jié)構(gòu) 48
3.3.4 其他經(jīng)典接收機結(jié)構(gòu) 49
3.4 可集成無線收發(fā)信系統(tǒng) 52
3.4.1 零中頻接收機 52
3.4.2 二次變頻寬中頻接收機結(jié)構(gòu) 53
3.4.3 二次變頻低中頻接收機結(jié)構(gòu) 54
3.5 典型應(yīng)用 54
3.5.1 WLAN應(yīng)用 54
3.5.2 WBAN應(yīng)用 55
3.5.3 GSM和 CDMA移動通信應(yīng)用 56
3.5.4 5G移動通信應(yīng)用 56
3.5.5 衛(wèi)星導(dǎo)航應(yīng)用 58
3.6 建模實例 60
3.6.1 無線通信信道的數(shù)學(xué)模型 60
3.6.2 超寬帶(UWB)通信系統(tǒng)建模實例 63
3.7 本章小結(jié) 67
習(xí)題 67
參考文獻 68
第4章 射頻系統(tǒng)的端口參量與匹配 70
4.1 概述 70
4.2 二端口網(wǎng)絡(luò)及S參數(shù) 70
4.2.1 二端口網(wǎng)絡(luò)基本模型及參數(shù) 70
4.2.2 S參數(shù)(散射參量) 74
4.3 Smith圓圖 81
4.3.1 Smith 阻抗圓圖的推導(dǎo) 81
4.3.2 Smith 導(dǎo)納圓圖的推導(dǎo) 83
4.3.3 Smith 阻抗導(dǎo)納圓圖 84
4.4 阻抗匹配 84
4.4.1 阻抗匹配的意義 84
4.4.2 功率及功率增益 85
4.4.3 復(fù)數(shù)阻抗之間的*大功率傳輸 86
4.5 匹配網(wǎng)絡(luò)設(shè)計 87
4.5.1 電抗性L形匹配網(wǎng)絡(luò)設(shè)計 87
4.5.2 并聯(lián)短截線阻抗匹配網(wǎng)絡(luò)設(shè)計 89
4.6 設(shè)計實例 91
4.6.1 L形匹配網(wǎng)絡(luò)設(shè)計實例 91
4.6.2 π形匹配網(wǎng)絡(luò)設(shè)計實例 92
4.6.3 T形匹配網(wǎng)絡(luò)設(shè)計實例 94
4.6.4 Smith圓圖法匹配網(wǎng)絡(luò)設(shè)計實例 95
4.7 本章小結(jié) 97
習(xí)題 98
參考文獻 99
第5章 CMOS低噪聲射頻放大器 100
5.1 概述 100
5.2 低噪聲放大器網(wǎng)絡(luò)的噪聲分析 100
5.2.1 二端口網(wǎng)絡(luò)的噪聲分析 100
5.2.2 MOS晶體管*小噪聲系數(shù)的計算 102
5.3 CMOS低噪聲放大器的基本電路結(jié)構(gòu)和技術(shù)指標 104
5.3.1 CMOS低噪聲放大器的幾種電路結(jié)構(gòu) 105
5.3.2 CMOS低噪聲放大器的技術(shù)指標 106
5.4 THUWB低噪聲放大器設(shè)計實例 107
5.4.1 近年來關(guān)于UWB LNA的研究現(xiàn)狀 107
5.4.2 UWB LNA的電路設(shè)計 107
5.4.3 寬帶輸入阻抗匹配與噪聲匹配 107
5.4.4 平衡輸出的實現(xiàn) 108
5.4.5 電路仿真 108
5.5 本章小結(jié) 109
習(xí)題 110
參考文獻 111
第6章 CMOS射頻放大器 113
6.1 概述 113
6.2 射頻放大器的穩(wěn)定性 113
6.2.1 絕對穩(wěn)定 113
6.2.2 穩(wěn)定性判定的依據(jù)和方法 114
6.2.3 條件穩(wěn)定 117
6.3 CMOS射頻放大器設(shè)計 118
6.3.1 基于*大增益的CMOS放大器設(shè)計 118
6.3.2 固定增益條件下的CMOS射頻放大器設(shè)計 122
6.4 CMOS寬帶放大器設(shè)計 126
6.4.1 寬帶放大器的帶寬約束 126
6.4.2 寬帶放大器設(shè)計 126
6.4.3 放大器帶寬擴展技術(shù) 129
6.5 射頻放大器的非線性 131
6.5.1 非線性數(shù)學(xué)模型 131
6.5.2 非線性參量 131
6.6 THUWB射頻接收機的主放大器設(shè)計實例 136
6.6.1 設(shè)計概述 136
6.6.2 指標要求 136
6.6.3 主放大器集成電路設(shè)計 137
6.6.4 參數(shù)選取與設(shè)計優(yōu)化 139
6.6.5 芯片照片 140
6.6.6 測試 141
6.7 本章小結(jié) 142
習(xí)題 143
參考文獻 144
第7章 CMOS射頻混頻器 145
7.1 概述 145
7.2 混頻原理 145
7.2.1 線性時變原理 145
7.2.2 上、下變頻 146
7.2.3 鏡像頻率 149
7.2.4 復(fù)數(shù)混頻 150
7.3 混頻器指標 152
7.4 CMOS混頻器結(jié)構(gòu) 153
7.4.1 飽和區(qū)MOSFET混頻器 153
7.4.2 簡單開關(guān)混頻器 154
7.4.3 MOS管電壓開關(guān)型混頻器 156
7.4.4 電流開關(guān)型混頻器 158
7.5 線性化技術(shù)與噪聲分析 160
7.5.1 MOSFET的非線性 160
7.5.2 線性化技術(shù) 162
7.5.3 混頻器的噪聲分析 163
7.6 下變頻混頻器設(shè)計實例 165
7.6.1 設(shè)計指標 165
7.6.2 設(shè)計 166
7.6.3 仿真 170
7.7 本章小結(jié) 171
習(xí)題 171
參考文獻 172
第8章 CMOS射頻振蕩器 173
8.1 概述 173
8.2 振蕩器的主要指標 173
8.2.1 普通振蕩器指標 173
8.2.2 壓控振蕩器指標 174
8.3 振蕩器的工作原理 175
8.3.1 正反饋與巴克豪森條件 175
8.3.2 負阻的概念及負阻式振蕩器 177
8.4 環(huán)形振蕩器 179
8.5 LC振蕩器 179
8.5.1 三點式LC振蕩器 180
8.5.2 差分LC振蕩器 185
8.6 壓控振蕩器 186
8.6.1 可變電容器件 186
8.6.2 壓控振蕩器的結(jié)構(gòu)和相位域模型 188
8.7 振蕩器的干擾和相位噪聲 188
8.7.1 振蕩器的干擾 188
8.7.2 振蕩器的相位噪聲 188
8.7.3 相位噪聲產(chǎn)生的機理 189
8.8 相位噪聲帶來的問題與設(shè)計優(yōu)化 191
8.8.1 對鄰近信道造成的干擾 191
8.8.2 倒易混頻 192
8.8.3 對星座圖的影響 193
8.8.4 設(shè)計優(yōu)化 193
8.9 4~6 GHz寬頻帶CMOS LC壓控振蕩器設(shè)計實例 195
8.9.1 選擇電路結(jié)構(gòu) 196
8.9.2 選取部分器件 198
8.9.3 設(shè)計低噪聲LDO結(jié)構(gòu) 202
8.9.4 芯片測試 203
8.10 本章小結(jié) 206
習(xí)題 207
參考文獻 208
第9章 CMOS射頻功率放大器 210
9.1 概述 210
9.2 技術(shù)指標 210
9.3 負載牽引設(shè)計方法 212
9.4 非開關(guān)型射頻功放分類 213
9.4.1 A類功率放大器 213
9.4.2 B類功率放大器 215
9.4.3 C類功率放大器 217
9.4.4 AB類功率放大器 219
9.5 開關(guān)型射頻功放分類 219
9.5.1 D類功率放大器 219
9.5.2 E類功率放大器 219
9.5.3 F類功率放大器 220
9.6 CMOS工藝的射頻功放面臨的問題 220
9.7 CMOS射頻功放的設(shè)計方法 222
9.7.1 采用差分結(jié)構(gòu) 222
9.7.2 采用Cascode技術(shù) 222
9.7.3 應(yīng)用鍵合線電感 223
9.7.4 采用輸出級阻抗優(yōu)化技術(shù) 223
9.7.5 采用功率合成技術(shù) 224
9.8 線性化技術(shù) 225
9.8.1 功率放大器的非線性分析 225
9.8.2 線性化技術(shù) 226
9.9 本章小結(jié) 228
習(xí)題 229
參考文獻 229
第10章 CMOS射頻鎖相環(huán)與頻率合成器 231
10.1 概述 231
10.2 鎖相環(huán)原理 231
10.2.1 鎖相環(huán)的組成 231
10.2.2 鎖相環(huán)的相位模型 235
10.3 鎖相環(huán)的主要專業(yè)術(shù)語 236
10.4 電荷泵鎖相環(huán) 237
10.4.1 鑒頻鑒相器與電荷泵 237
10.4.2 電荷泵鎖相環(huán)的動態(tài)特性 238
10.4.3 Type Ⅰ和Type Ⅱ型鎖相環(huán) 239
10.4.4 Type Ⅱ型鎖相環(huán)的非理想因素 240
10.5 頻率合成器 242
10.5.1 頻率合成器的技術(shù)指標及原理 242
10.5.2 變模分頻頻率合成器 243
10.5.3 多環(huán)頻率合成器 244
10.5.4 小數(shù)分頻頻率合成器 245
10.5.5 直接數(shù)字頻率合成器 246
10.6 S波段頻率合成器設(shè)計實例 247
10.6.1 設(shè)計指標 247
10.6.2 鑒頻鑒相器設(shè)計 247
10.6.3 電荷泵設(shè)計 248
10.6.4 壓控振蕩器設(shè)計 250
10.6.5 分頻器設(shè)計 254
10.6.6 整體電路及仿真 258
10.7 本章小結(jié) 259
習(xí)題 260
參考文獻 260
第11章 版圖匹配設(shè)計、ESD防護設(shè)計、接地設(shè)計及電磁兼容 262
11.1 概述 262
11.2 版圖匹配設(shè)計 262
11.2.1 造成失配的原因 262
11.2.2 設(shè)計的規(guī)則及方法 263
11.2.3 版圖布局設(shè)計的關(guān)鍵問題 268
11.3 ESD防護設(shè)計 269
11.3.1 ESD概述 269
11.3.2 ESD測試模型 269
11.3.3 ESD防護基本原理 270
11.3.4 ESD防護元件 271
11.3.5 ESD防護電路 274
11.3.6 ESD 版圖設(shè)計 278
11.4 接地設(shè)計 278
11.4.1 接地概述 278
11.4.2 常見的接地問題 278
11.4.3 直流地與交流地 279
11.4.4 “零阻抗”電容 279
11.4.5 正確的接地設(shè)計 280
11.5 電磁兼容 281
11.5.1 電磁兼容概述 281
11.5.2 天線效應(yīng) 281
11.5.3 數(shù)/模混合集成電路電磁兼容 285
11.6 本章小結(jié) 286
習(xí)題 286
參考文獻 287
第12章 射頻集成電路的測試 289
12.1 概述 289
12.2 潔凈間的防靜電管理 289
12.3 常用測試設(shè)備簡介 290
12.3.1 在芯片測試探針臺 290
12.3.2 其他測試儀器 291
12.3.3 鍵合與封裝設(shè)備 294
12.4 測試步驟與方法 295
12.4.1 測試概述 295
12.4.2 射頻放大器的S參數(shù)測量 295
12.4.3 低噪聲放大器的噪聲系數(shù)測量 298
12.4.4 其他參量測試模型 301
12.4.5 測試遇到的問題 303
12.4.6 去嵌入處理 303
12.4.7 測試結(jié)果的后處理與分析方法 305
12.5 射頻頻段均衡器芯片測試實例 306
12.5.1 測試內(nèi)容 306
12.5.2 芯片測試 306
12.6 本章小結(jié) 309
習(xí)題 309
參考文獻 310
展開全部
CMOS射頻集成電路設(shè)計 作者簡介
近年來,主要完成國家863及自然科學(xué)基金等項目2項,省部級項目3項,橫向項目3項,教改項目4項。現(xiàn)主持國家自然科學(xué)基金項目1項,主要參與國家自然科學(xué)基金2項