掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
EDA技術及其應用 版權信息
- ISBN：781077428X
- 條形碼：9787810774284 ; 978-7-81077-428-4
- 裝幀：簡裝本
- 冊數：暫無
- 重量：500
- 所屬分類：>
EDA技術及其應用 內容簡介
本書較全面地介紹了EDA技術的主要內容：集成電路簡介；EDA基礎；數字系統硬件設計基礎；VHDL語言基本結構；VHDL語言數據類型及運算操作符；VHDL語言主要描述語句；基本邏輯電路設計；時序邏輯電路設計；FPGA加載綜述；軟件介紹；數值系統的狀態模型；HDL編碼風格與編碼指南軟件介紹。 本書取材新穎，內容豐富，實用為主，重點突出，可作為高等院校電子工程、自動化、通信工程、信息工程、計算機應用、儀器儀表及相近專業之本科生或研究生教材，亦可作為相關工程技術人員的自學參考書。
EDA技術及其應用 目錄
第1章 緒論
1.1 集成電路設計方法與設計手段
1.2 設計過程
1.3 集成電路設計的層次
1.4 ASIC設計的技術發展
第2章 EDA基礎
2.1 EDA的定義
2.2 EDA技術的發展歷程
2.3 EDA技術的基本特征
2.4 EDA技術的基本工具
2.5 EDA技術的基本設計思路
2.6 EDA設計流程
2.7 EDA技術的發展趨勢
2.8 FPGA/CPLD芯片內部組成結構
第3章 數字系統硬件設計
3.1 概述
3.2 硬件描述語言
3.3 自頂向下技術的設計流程及關鍵技術
3.4 設計描述風格模型
3.5 VHDL綜合
第4章 VHDL語言基本結構
4.1 VHDL語言概述
4.2 VHDL的結構描述
4.3 VHDL語言構造體的子結構描述
4.4 子程序
4.5 包集合、庫及配置
第5章 VHDL語言數據類型及運算操作符
5.1 VHDL語言的數據類型
5.2 VHDL語言的客體及其分類
5.3 VHDL語言的運算操作符
第6章 VHDL語言主要描述語句
6.1 順序描述語句
6.2 并發描述語句
6.3 Attribute描述與定義語句
6.4 Textio
6.5 決斷信號
第7章 基本邏輯電路設計
7.1 基本門電路
7.2 選擇器
7.3 編碼器與譯碼器
7.4 加法器
7.5 求補器
7.6 三態門及總線緩沖器
第8章 時序邏輯電路設計
8.1 時鐘信號和復位信號
8.2 D觸發器
8.3 T觸發器
8.4 RS觸發器
8.5 JK觸發器
8.6 寄存器
8.7 計數器
8.8 存儲器
8.9 綜合舉例
8.10 綜合
第9章 FPGA加載綜述
9.1 FPGA 加載的數據流格式
9.2 FPGA的上電配置過程
9.3 FPGA加載的幾種方式
9.4 CCLK的頻率設置
9.5 JTAG鏈及其工作方式
9.6 VIRTEX 芯片的加載
第10章 軟件介紹
10.1 MAX+PLUSII軟件
10.2 Active_HDL集成環境
10.3 Synplify的使用
第11章 數值系統的狀態模型
11.1 二態數值系統
11.2 三態數值系統
11.3 四態數值系統
11.4 九態數值系統
11.5 十二態數值系統
11.6 四十六態數值系統
第12章 HDL編碼風格與編碼指南軟件介紹
附錄中英文對照表
習題與思考題
參考文獻342
1.1 集成電路設計方法與設計手段
1.2 設計過程
1.3 集成電路設計的層次
1.4 ASIC設計的技術發展
第2章 EDA基礎
2.1 EDA的定義
2.2 EDA技術的發展歷程
2.3 EDA技術的基本特征
2.4 EDA技術的基本工具
2.5 EDA技術的基本設計思路
2.6 EDA設計流程
2.7 EDA技術的發展趨勢
2.8 FPGA/CPLD芯片內部組成結構
第3章 數字系統硬件設計
3.1 概述
3.2 硬件描述語言
3.3 自頂向下技術的設計流程及關鍵技術
3.4 設計描述風格模型
3.5 VHDL綜合
第4章 VHDL語言基本結構
4.1 VHDL語言概述
4.2 VHDL的結構描述
4.3 VHDL語言構造體的子結構描述
4.4 子程序
4.5 包集合、庫及配置
第5章 VHDL語言數據類型及運算操作符
5.1 VHDL語言的數據類型
5.2 VHDL語言的客體及其分類
5.3 VHDL語言的運算操作符
第6章 VHDL語言主要描述語句
6.1 順序描述語句
6.2 并發描述語句
6.3 Attribute描述與定義語句
6.4 Textio
6.5 決斷信號
第7章 基本邏輯電路設計
7.1 基本門電路
7.2 選擇器
7.3 編碼器與譯碼器
7.4 加法器
7.5 求補器
7.6 三態門及總線緩沖器
第8章 時序邏輯電路設計
8.1 時鐘信號和復位信號
8.2 D觸發器
8.3 T觸發器
8.4 RS觸發器
8.5 JK觸發器
8.6 寄存器
8.7 計數器
8.8 存儲器
8.9 綜合舉例
8.10 綜合
第9章 FPGA加載綜述
9.1 FPGA 加載的數據流格式
9.2 FPGA的上電配置過程
9.3 FPGA加載的幾種方式
9.4 CCLK的頻率設置
9.5 JTAG鏈及其工作方式
9.6 VIRTEX 芯片的加載
第10章 軟件介紹
10.1 MAX+PLUSII軟件
10.2 Active_HDL集成環境
10.3 Synplify的使用
第11章 數值系統的狀態模型
11.1 二態數值系統
11.2 三態數值系統
11.3 四態數值系統
11.4 九態數值系統
11.5 十二態數值系統
11.6 四十六態數值系統
第12章 HDL編碼風格與編碼指南軟件介紹
附錄中英文對照表
習題與思考題
參考文獻342
展開全部
書友推薦
- >
我與地壇
- >
龍榆生：詞曲概論/大家小書
- >
推拿
- >
巴金－再思錄
- >
羅庸西南聯大授課錄
- >
姑媽的寶刀
- >
自卑與超越
- >
回憶愛瑪儂
本類暢銷
