包郵數字電子技術基礎-(第2版)

作者：胡曉光

出版社：北京航空航天大學出版社出版時間：2016-01-01

開本： 32開 頁數： 257

本類榜單：教材銷量榜

中圖價:¥22.4(5.7折) 定價 ~~¥39.0~~ 登錄后可看到會員價

加入購物車收藏

開年大促， 全場包郵

?新疆、西藏除外

本類五星書更多>

>
闖進數學世界――探秘歷史名題

闖進數學世界――探秘歷史名題

¥20.7¥32.8
>
中醫基礎理論

中醫基礎理論

¥51.7¥59
>
當代中國政府與政治(新編21世紀公共管理系列教材)

當代中國政府與政治(新編21世紀公共管理系列教材)

¥31.2¥48
>
高校軍事課教程

高校軍事課教程

¥12.4¥38
>
思想道德與法治(2021年版)

思想道德與法治(2021年版)

¥8.5¥18
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)

毛澤東思想和中國特色社會主義理論體系概論(2021年版)

¥8.5¥25
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材

中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材

¥85.1¥99

商品詳情
商品評論(0條)

中圖價:¥22.4 加入購物車

版權信息
內容簡介
目錄

數字電子技術基礎-(第2版) 版權信息

ISBN：9787512419377
條形碼：9787512419377 ; 978-7-5124-1937-7
裝幀：一般膠版紙
冊數：暫無
重量：暫無
所屬分類：
教材
>
研究生/本科/專科教材
>
工學

數字電子技術基礎-(第2版) 內容簡介

　　《數字電子技術基礎（第2版）/工業和信息化部“十二五”規劃教材》是工信部“十二五”規劃教材。這本教材凝聚了作者多年的教學積累和精華，內容新穎并且可讀性強。同時《數字電子技術基礎（第2版）/工業和信息化部“十二五”規劃教材》堅持以“學”為中心的教學理念，每章提出探索問題，引導學生自主學習。　　教材結構由問題探究、課程導論和主體內容3部分組成。全書共分7章，第1章邏輯代數基礎，第2章門電路，第3章組合數字電路，第4章觸發器和定時器，第5章時序數字電路，第6章大規模集成電路和第7章數模與模數轉換器。書中還配有適量的習題、硬件描述語言和仿真實例。在可編程邏輯器件部分緊密與實驗平臺相結合闡述編程設計過程，設有附錄VHDL語言結構和語法規則供學習者參考。　　《數字電子技術基礎（第2版）/工業和信息化部“十二五”規劃教材》可作為普通高等工科學校和大中專院校的電子、電氣和自控類專業的教材，也可供從事這方面工作的工程技術人員參考。

數字電子技術基礎-(第2版) 目錄

緒論
第1章邏輯代數基礎
1．1 導論
1．1．1 模擬信號與數字信號
1．1．2 二進制的算術運算
1．1．3 數制和碼制
1．2 邏輯運算
1．2．1 基本邏輯運算
1．2．2 組合邏輯運算
1．3 公式和定理
1．3．1 常量與常量之間的關系
1．3．2 變量與常量之間的關系
1．3．3 特殊定理
1．3．4 與普通代數相似的定理
1．3．5 幾個常用公式
1．4 基本規則
1．4．1 代入規則
1．4．2 對偶規則
1．4．3 反演規則
1．5 用代數法化簡邏輯式
1．5．1 同一邏輯關系邏輯式形式的多樣性
1．5．2 與或型邏輯式的化簡步驟
1．6 *小項和*大項
1．6．1 *小項和*大項的定義
1．6．2 *小項和*大項的性質
1．6．3 與或標準型和或與標準型
1．7 卡諾圖化簡法
1．7．1 卡諾圖
1．7．2 與項的讀取和填寫
1．7．3 卡諾圖化簡的原則
1．7．4 卡諾圖化簡的步驟
1．7．5 具有約束條件的邏輯函數化簡
1．8 邏輯函數的變換
1．8．1 5種類型的邏輯函數
1．8．2 與或型轉換為與非與非型
1．8．3 與或型轉換為或與型
1．8．4 與或型轉換為或非或非型
1．8．5 與或型轉換為與或非型
1．9 邏輯式的*佳化
1．9．1 邏輯式*佳化的概念
1．9．2 異或門實現*佳化
1．9．3 實現*佳化的一般方法
習題

第2章門電路
2．1 導論
2．1．1 半導體二極管的開關特性
2．1．2 半導體三極管的開關特性
2．2 分立元件門電路
2．2．1 與門
2．2．2 或門
2．2．3 非門（反相器）
2．3 集成門電路（TTL）
2．3．1 TTL與非門電路結構
2．3．2 電路的邏輯功能
2．3．3 特性曲線
2．3．4 參數與指標
2．4 其他類型TTL門
2．4．1 集電極開路門（OC門）
2．4．2 三態門
2．4．3 與或非門、或非門和異或門
2．4．4 TTL系列門標準參數
2．5 CMOS邏輯門
2．5．1 CMOS反相器
2．5．2 CMOS與非門電路
2．5．3 CMOS傳輸門
2．5．4 CMOS門的參數指標
2．6 數字電路的VHDL描述
2．6．1 與非門
2．6．2 或非門
2．6．3 異或門
習題

第3章組合數字電路
3．1 導論
3．2 組合數字電路的分析
3．2．1 組合電路的分析方法
3．2．2 分析異或門
3．3 組合數字電路的設計
3．3．1 半加法器設計
3．3．2 全加器設計
3．3．3 全加器的VHDL描述
3．4 常用組合集成邏輯電路
3．4．1 集成4位超前進位全加器
3．4．2 譯碼器

第4章觸發器和定時器
4．1 導論
4．1．1 時序數字電路的定義
4．1．2 觸發器的分類和邏輯功能
4．2 基本RS觸發器
4．2．1 基本RS觸發器的工作原理
4．2．2 2個穩態
4．2．3 觸發翻轉
4．2．4 真值表和特征方程
4．2．5 狀態轉換圖
4．2．6 集成基本RS觸發器
4．3 同步時鐘RS觸發器
4．3．1 同步時鐘觸發器引出
4．3．2 同步RS時鐘觸發器的結構和原理
4．3．3 同步RS時鐘觸發器的特征方程
4．3．4 波形及空翻現象
4．3．5 狀態轉換圖
4．4 主從觸發器
4．4．1 主從RS觸發器
4．4．2 主從JK觸發器
4．5 邊沿觸發器
4．5．1 維持阻塞D觸發器的電路結構
4．5．2 維持阻塞D觸發器的工作原理
4．5．3 特征表和特征方程
4．5．4 狀態轉換圖和時序圖
4．5．5 邊沿集成D觸發器
4．6 邊沿JK觸發器
4．6．1 邊沿JK觸發器的結構與原理
4．6．2 特征表和特征方程
4．6．3 狀態轉換圖和時序圖
4．6．4 邏輯符號
4．6．5 集成邊沿JK觸發器
4．7 觸發器VHDL描述
4．7．1 程序設計
4．7．2 仿真驗證
4．8 555定時器
4．8．1 概述
4．8．2 單穩態觸發器
4．8．3 多諧振蕩器
4．8．4 密特觸發器
4．8．5 壓控振蕩器
習題

第5章時序數字電路
5．1 導論
5．2 時序電路分析
5．2．1 同步電路分析
5．2．2 異步電路分析
5．3 同步時序數字電路的設計
5．3．1 同步計數器設計
5．3．2 時序邏輯問題設計
5．4 常用時序邏輯器件
5．4．1 寄存器和移位寄存器
5．4．2 計數器
5．4．3 用集成計數器實現任意進制計數器
5．4．4 用VHDL語言描述時序電路
習題

第6章存儲器及大規模集成電路
6．1 導論
6．2 只讀存儲器ROM
6．2．1 ROM的結構和工作原理
6．2．2 ROM的分類
6．2．3 ROM的應用
6．3 隨機存儲器
6．3．1 RAM的結構和原理
6．3．2 RAM的存儲單元
6．3．3 集成RAM
6．4 可編程邏輯器件概述
6．4．1 PLD的發展
6．4．2 PLD的分類和特點
6．4．3 實現可編程的基本方法
6．5 通用陣列邏輯GAL
6．5．1 概述
6．5．2 GAL的結構
6．5．3 通用陣列邏輯GAL的編程
6．5．4 ispLSI器件的編程語言簡介
6．5．5 數字小系統的設計及實現
6．6 現場可編程門陣列FPGA
6．6．1 FPGA的基本結構
6．6．2 FPGA的編程
習題

第7章數模與模數轉換器
7．1 導論
7．2 DA轉換器
7．2．1 倒T型電阻解碼網絡DA轉換器
7．2．2 集成DA轉換器AD7524
7．2．3 DA轉換器的轉換精度與轉換時間
7．3 AD轉換器
7．3．1 AD轉換的基本概念
7．3．2 并行比較型AD轉換器
7．3．3 逐次逼近型AD轉換器
7．3．4 雙積分型AD轉換器
7．3．5 AD轉換器的轉換精度與轉換時間
7．4 多路模擬開關
7．4．1 模擬開關的功能及電路組成
7．4．2 模擬開關的各種工作模式
7．5 數據采集系統簡介
7．5．1 系統的技術要求
7．5．2 系統方框圖
7．5．3 電路設計
習題
附錄 VHDL的基本結構與語法規則
參考文獻

展開全部

商品評論(0條)

寫書評賺書幣

暫無評論……

書友推薦