掃一掃
關(guān)注中圖網(wǎng)
官方微博
本類五星書更多>
-
>
闖進(jìn)數(shù)學(xué)世界――探秘歷史名題
-
>
中醫(yī)基礎(chǔ)理論
-
>
當(dāng)代中國政府與政治(新編21世紀(jì)公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫(yī)內(nèi)科學(xué)·全國中醫(yī)藥行業(yè)高等教育“十四五”規(guī)劃教材
數(shù)字電路與邏輯設(shè)計-第2版 版權(quán)信息
- ISBN：9787115446329
- 條形碼：9787115446329 ; 978-7-115-44632-9
- 裝幀：一般膠版紙
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>>
數(shù)字電路與邏輯設(shè)計-第2版 本書特色
“數(shù)字電路與邏輯設(shè)計”是高等學(xué)校理工科專業(yè)一門重要的專業(yè)基礎(chǔ)課。本書的第1版曾被全國數(shù)十所學(xué)校用作教材。為適應(yīng)數(shù)字電子技術(shù)的*發(fā)展，并配合、滿足不同專業(yè)層次學(xué)生的需求，編者依據(jù)教育部制定的高等學(xué)校電子技術(shù)基礎(chǔ)課程的教學(xué)基本要求，特做此修訂。 全書共9章，介紹了數(shù)字電路的基本理論及邏輯分析和設(shè)計的基本方法。主要內(nèi)容有數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、集成觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器和可編程邏輯器件、D/A和A/D轉(zhuǎn)換、脈沖電路、數(shù)字系統(tǒng)設(shè)計實(shí)例等。 本書緊扣教學(xué)大綱，內(nèi)容系統(tǒng)全面，章節(jié)編排合理，概念清晰，注重應(yīng)用，語言流暢，可讀性強(qiáng)。各章末附有適量習(xí)題，書末有附錄，可使讀者對數(shù)字電路與邏輯設(shè)計有更深刻的理解。 本書可作為高等學(xué)校電子信息類、電氣信息類各專業(yè)的教材，也可作為研究生入學(xué)考試的輔導(dǎo)教材和相關(guān)工程技術(shù)人員的參考書。
數(shù)字電路與邏輯設(shè)計-第2版 內(nèi)容簡介
1.本書緊扣教學(xué)大綱，內(nèi)容系統(tǒng)全面，章節(jié)編排合理，概念清晰，注重應(yīng)用，語言流暢，可讀性強(qiáng)。 2. 數(shù)字電路實(shí)現(xiàn)方案的多樣性和芯片（模塊）的可替代性。 3. 系統(tǒng)介紹了存儲器的概念。 4. 增加了數(shù)字系統(tǒng)設(shè)計實(shí)例，引入系統(tǒng)概念，體現(xiàn)現(xiàn)代設(shè)計理念，避免了學(xué)生以前學(xué)習(xí)過程中“只見樹木，不見森林”的弊端，建立了數(shù)字電路“先電路－再模塊－后系統(tǒng)” 的完整主線。
數(shù)字電路與邏輯設(shè)計-第2版 目錄
第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 引論 1
1.1.1 數(shù)字電路的由來及發(fā)展 1
1.1.2 模擬/數(shù)字信號 1
1.1.3 數(shù)字電路的特點(diǎn) 2
1.1.4 數(shù)字集成電路的分類 2
1.2 數(shù)制和編碼 3
1.2.1 數(shù)制 3
1.2.2 不同數(shù)制間的轉(zhuǎn)換 5
1.2.3 常用編碼 8
1.3 邏輯代數(shù) 12
1.3.1 3種基本邏輯關(guān)系 12
1.3.2 復(fù)合邏輯和邏輯運(yùn)算 13
1.3.3 邏輯代數(shù)的基本公式、3個規(guī)則和常用公式 15
1.3.4 邏輯函數(shù)及其表示方法 18
1.3.5 邏輯函數(shù)的化簡方法 24
習(xí)題 33
第2章 邏輯門電路 36
2.1 基本邏輯門電路 36
2.1.1 二極管與門和或門 36
2.1.2 晶體三極管反相器 37
2.2 TTL集成邏輯門 38
2.2.1 TTL與非門的典型電路及工作原理 38
2.2.2 TTL與非門的主要外特性及
參數(shù) 40
2.2.3 TTL集成門電路使用注意 45
2.2.4 TTL與非門的改進(jìn)電路 47
2.2.5 其他類型的TTL門電路 49
2.3 發(fā)射極耦合邏輯門（ECL） 52
2.3.1 電路的基本結(jié)構(gòu) 52
2.3.2 ECL門的工作特點(diǎn) 53
2.4 MOS集成門 53
2.4.1 MOS反相器 54
2.4.2 NMOS門電路 56
2.4.3 CMOS門電路 57
2.4.4 CMOS集成電路使用注意事項(xiàng) 61
習(xí)題 62
第3章 組合邏輯電路 67
3.1 小規(guī)模組合邏輯電路的分析和設(shè)計 67
3.1.1 組合邏輯電路分析 68
3.1.2 組合邏輯電路設(shè)計 69
3.2 常見組合邏輯中規(guī)模集成電路 75
3.2.1 編碼器 76
3.2.2 譯碼器 80
3.2.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 88
3.2.4 運(yùn)算電路（加法器） 99
3.2.5 數(shù)值比較器 103
3.2.6 奇偶校驗(yàn)器 106
3.3 組合邏輯電路中的競爭冒險現(xiàn)象 107
3.3.1 產(chǎn)生競爭冒險的原因 108
3.3.2 消除競爭冒險的方法 109
習(xí)題 110
第4章 集成觸發(fā)器 115
4.1 基本RS觸發(fā)器 115
4.2 鐘控觸發(fā)器 118
4.2.1 鐘控RS觸發(fā)器 118
4.2.2 鐘控D觸發(fā)器 119
4.2.3 鐘控JK觸發(fā)器 120
4.2.4 鐘控T和T'觸發(fā)器 121
4.2.5 觸發(fā)器的轉(zhuǎn)換 122
4.2.6 電位觸發(fā)方式 123
4.3 主從JK觸發(fā)器 124
4.3.1 主從JK觸發(fā)器的工作原理 124
4.3.2 主從JK觸發(fā)器的一次翻轉(zhuǎn) 125
4.4 邊沿觸發(fā)器 126
4.4.1 下降沿JK觸發(fā)器 126
4.4.2 維持-阻塞D觸發(fā)器 128
4.4.3 CMOS觸發(fā)器 131
習(xí)題 133
第5章 時序邏輯電路 139
5.1 概述 139
5.1.1 時序邏輯電路的結(jié)構(gòu)模型及特點(diǎn) 139
5.1.2 時序邏輯電路的類型 140
5.2 時序邏輯電路的分析 141
5.2.1 時序邏輯電路的分析步驟 141
5.2.2 小規(guī)模同步計數(shù)器 143
5.2.3 集成同步計數(shù)器 145
5.2.4 小規(guī)模異步計數(shù)器 154
5.2.5 集成異步計數(shù)器 158
5.2.6 小規(guī)模寄存器和移位寄存器 162
5.2.7 集成移位寄存器 167
5.3 時序邏輯電路的設(shè)計 172
5.3.1 采用中規(guī)模集成器件實(shí)現(xiàn)任意模值計數(shù)（分頻）器 172
5.3.2 采用小規(guī)模器件設(shè)計時序邏輯電路的一般過程 178
5.3.3 采用小規(guī)模器件設(shè)計計數(shù)器 184
5.3.4 采用小規(guī)模器件設(shè)計序列信號發(fā)生器 190
5.3.5 采用小規(guī)模器件設(shè)計狀態(tài)機(jī) 193
習(xí)題 195
第6章 半導(dǎo)體存儲器和可編程邏輯器件 204
6.1 半導(dǎo)體存儲器 204
6.1.1 存儲器的基本概念 204
6.1.2 順序存儲器（SAM） 208
6.1.3 只讀存儲器（ROM） 210
6.1.4 隨機(jī)存取存儲器（RAM） 217
6.2 可編程邏輯器件 222
6.2.1 PLD的基本結(jié)構(gòu) 224
6.2.2 可編程邏輯陣列（PLA） 226
6.2.3 可編程陣列邏輯（PAL） 228
6.2.4 通用陣列邏輯（GAL） 233
6.2.5 現(xiàn)場可編程陣列（FPGA） 238
習(xí)題 242
第7章 D/A和A/D轉(zhuǎn)換 245
7.1 D/A轉(zhuǎn)換器 245
7.1.1 R-2R T型電阻D/A轉(zhuǎn)換器 246
7.1.2 集成D/A轉(zhuǎn)換器 248
7.1.3 D/A轉(zhuǎn)換器的主要參數(shù) 252
7.2 A/D轉(zhuǎn)換器 253
7.2.1 A/D轉(zhuǎn)換的基本原理 253
7.2.2 常見A/D轉(zhuǎn)換的類型 255
7.2.3 集成A/D轉(zhuǎn)換器 258
7.2.4 A/D轉(zhuǎn)換器的主要參數(shù) 260
習(xí)題 262
第8章 脈沖單元電路 264
8.1 概述 264
8.1.1 脈沖電路概念 264
8.1.2 脈沖信號 264
8.1.3 555定時器 265
8.2 施密特觸發(fā)器 267
8.2.1 555定時器構(gòu)成的施密特觸發(fā)器 267
8.2.2 集成施密特觸發(fā)器 268
8.2.3 施密特觸發(fā)器的應(yīng)用 270
8.3 單穩(wěn)態(tài)觸發(fā)器 270
8.3.1 555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 271
8.3.2 集成單穩(wěn)態(tài)觸發(fā)器 272
8.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 274
8.4 多諧振蕩器 275
8.4.1 555定時器構(gòu)成的多諧振蕩器 276
8.4.2 石英晶體振蕩器 277
習(xí)題 279
第9章 數(shù)字系統(tǒng)設(shè)計 282
9.1 概述 282
9.2 數(shù)字計時器設(shè)計 282
9.2.1 系統(tǒng)原理框圖 283
9.2.2 計數(shù)模塊 283
9.2.3 顯示控制模塊 285
9.2.4 控制模塊 287
9.2.5 數(shù)字計時器頂層電路 290
9.3 數(shù)控脈寬脈沖信號發(fā)生器 291
9.3.1 系統(tǒng)原理框圖 291
9.3.2 脈沖控制模塊 292
9.3.3 脈寬變換模塊 298
9.3.4 分頻模塊 300
9.3.5 顯示模塊 302
9.3.6 數(shù)控脈寬脈沖信號發(fā)生器頂層電路 303
習(xí)題 305
附錄A 常用基本邏輯單元國標(biāo)符號與非國標(biāo)符號對照表 306
附錄B 半導(dǎo)體集成電路型號命名法 308
B.1 國標(biāo)（GB 3430—89）集成電路命名法 308
B.2 54/74系列集成電路器件型號命名 309
B.3 國外CMOS集成電路主要生產(chǎn)公司和產(chǎn)品型號前綴 309
附錄C 常用中、小規(guī)模集成電路產(chǎn)品型號索引 310
C.1 TTL中、小規(guī)模集成電路 310
C.2 MOS集成電路 316
1.1 引論 1
1.1.1 數(shù)字電路的由來及發(fā)展 1
1.1.2 模擬/數(shù)字信號 1
1.1.3 數(shù)字電路的特點(diǎn) 2
1.1.4 數(shù)字集成電路的分類 2
1.2 數(shù)制和編碼 3
1.2.1 數(shù)制 3
1.2.2 不同數(shù)制間的轉(zhuǎn)換 5
1.2.3 常用編碼 8
1.3 邏輯代數(shù) 12
1.3.1 3種基本邏輯關(guān)系 12
1.3.2 復(fù)合邏輯和邏輯運(yùn)算 13
1.3.3 邏輯代數(shù)的基本公式、3個規(guī)則和常用公式 15
1.3.4 邏輯函數(shù)及其表示方法 18
1.3.5 邏輯函數(shù)的化簡方法 24
習(xí)題 33
第2章 邏輯門電路 36
2.1 基本邏輯門電路 36
2.1.1 二極管與門和或門 36
2.1.2 晶體三極管反相器 37
2.2 TTL集成邏輯門 38
2.2.1 TTL與非門的典型電路及工作原理 38
2.2.2 TTL與非門的主要外特性及
參數(shù) 40
2.2.3 TTL集成門電路使用注意 45
2.2.4 TTL與非門的改進(jìn)電路 47
2.2.5 其他類型的TTL門電路 49
2.3 發(fā)射極耦合邏輯門（ECL） 52
2.3.1 電路的基本結(jié)構(gòu) 52
2.3.2 ECL門的工作特點(diǎn) 53
2.4 MOS集成門 53
2.4.1 MOS反相器 54
2.4.2 NMOS門電路 56
2.4.3 CMOS門電路 57
2.4.4 CMOS集成電路使用注意事項(xiàng) 61
習(xí)題 62
第3章 組合邏輯電路 67
3.1 小規(guī)模組合邏輯電路的分析和設(shè)計 67
3.1.1 組合邏輯電路分析 68
3.1.2 組合邏輯電路設(shè)計 69
3.2 常見組合邏輯中規(guī)模集成電路 75
3.2.1 編碼器 76
3.2.2 譯碼器 80
3.2.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 88
3.2.4 運(yùn)算電路（加法器） 99
3.2.5 數(shù)值比較器 103
3.2.6 奇偶校驗(yàn)器 106
3.3 組合邏輯電路中的競爭冒險現(xiàn)象 107
3.3.1 產(chǎn)生競爭冒險的原因 108
3.3.2 消除競爭冒險的方法 109
習(xí)題 110
第4章 集成觸發(fā)器 115
4.1 基本RS觸發(fā)器 115
4.2 鐘控觸發(fā)器 118
4.2.1 鐘控RS觸發(fā)器 118
4.2.2 鐘控D觸發(fā)器 119
4.2.3 鐘控JK觸發(fā)器 120
4.2.4 鐘控T和T'觸發(fā)器 121
4.2.5 觸發(fā)器的轉(zhuǎn)換 122
4.2.6 電位觸發(fā)方式 123
4.3 主從JK觸發(fā)器 124
4.3.1 主從JK觸發(fā)器的工作原理 124
4.3.2 主從JK觸發(fā)器的一次翻轉(zhuǎn) 125
4.4 邊沿觸發(fā)器 126
4.4.1 下降沿JK觸發(fā)器 126
4.4.2 維持-阻塞D觸發(fā)器 128
4.4.3 CMOS觸發(fā)器 131
習(xí)題 133
第5章 時序邏輯電路 139
5.1 概述 139
5.1.1 時序邏輯電路的結(jié)構(gòu)模型及特點(diǎn) 139
5.1.2 時序邏輯電路的類型 140
5.2 時序邏輯電路的分析 141
5.2.1 時序邏輯電路的分析步驟 141
5.2.2 小規(guī)模同步計數(shù)器 143
5.2.3 集成同步計數(shù)器 145
5.2.4 小規(guī)模異步計數(shù)器 154
5.2.5 集成異步計數(shù)器 158
5.2.6 小規(guī)模寄存器和移位寄存器 162
5.2.7 集成移位寄存器 167
5.3 時序邏輯電路的設(shè)計 172
5.3.1 采用中規(guī)模集成器件實(shí)現(xiàn)任意模值計數(shù)（分頻）器 172
5.3.2 采用小規(guī)模器件設(shè)計時序邏輯電路的一般過程 178
5.3.3 采用小規(guī)模器件設(shè)計計數(shù)器 184
5.3.4 采用小規(guī)模器件設(shè)計序列信號發(fā)生器 190
5.3.5 采用小規(guī)模器件設(shè)計狀態(tài)機(jī) 193
習(xí)題 195
第6章 半導(dǎo)體存儲器和可編程邏輯器件 204
6.1 半導(dǎo)體存儲器 204
6.1.1 存儲器的基本概念 204
6.1.2 順序存儲器（SAM） 208
6.1.3 只讀存儲器（ROM） 210
6.1.4 隨機(jī)存取存儲器（RAM） 217
6.2 可編程邏輯器件 222
6.2.1 PLD的基本結(jié)構(gòu) 224
6.2.2 可編程邏輯陣列（PLA） 226
6.2.3 可編程陣列邏輯（PAL） 228
6.2.4 通用陣列邏輯（GAL） 233
6.2.5 現(xiàn)場可編程陣列（FPGA） 238
習(xí)題 242
第7章 D/A和A/D轉(zhuǎn)換 245
7.1 D/A轉(zhuǎn)換器 245
7.1.1 R-2R T型電阻D/A轉(zhuǎn)換器 246
7.1.2 集成D/A轉(zhuǎn)換器 248
7.1.3 D/A轉(zhuǎn)換器的主要參數(shù) 252
7.2 A/D轉(zhuǎn)換器 253
7.2.1 A/D轉(zhuǎn)換的基本原理 253
7.2.2 常見A/D轉(zhuǎn)換的類型 255
7.2.3 集成A/D轉(zhuǎn)換器 258
7.2.4 A/D轉(zhuǎn)換器的主要參數(shù) 260
習(xí)題 262
第8章 脈沖單元電路 264
8.1 概述 264
8.1.1 脈沖電路概念 264
8.1.2 脈沖信號 264
8.1.3 555定時器 265
8.2 施密特觸發(fā)器 267
8.2.1 555定時器構(gòu)成的施密特觸發(fā)器 267
8.2.2 集成施密特觸發(fā)器 268
8.2.3 施密特觸發(fā)器的應(yīng)用 270
8.3 單穩(wěn)態(tài)觸發(fā)器 270
8.3.1 555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 271
8.3.2 集成單穩(wěn)態(tài)觸發(fā)器 272
8.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 274
8.4 多諧振蕩器 275
8.4.1 555定時器構(gòu)成的多諧振蕩器 276
8.4.2 石英晶體振蕩器 277
習(xí)題 279
第9章 數(shù)字系統(tǒng)設(shè)計 282
9.1 概述 282
9.2 數(shù)字計時器設(shè)計 282
9.2.1 系統(tǒng)原理框圖 283
9.2.2 計數(shù)模塊 283
9.2.3 顯示控制模塊 285
9.2.4 控制模塊 287
9.2.5 數(shù)字計時器頂層電路 290
9.3 數(shù)控脈寬脈沖信號發(fā)生器 291
9.3.1 系統(tǒng)原理框圖 291
9.3.2 脈沖控制模塊 292
9.3.3 脈寬變換模塊 298
9.3.4 分頻模塊 300
9.3.5 顯示模塊 302
9.3.6 數(shù)控脈寬脈沖信號發(fā)生器頂層電路 303
習(xí)題 305
附錄A 常用基本邏輯單元國標(biāo)符號與非國標(biāo)符號對照表 306
附錄B 半導(dǎo)體集成電路型號命名法 308
B.1 國標(biāo)（GB 3430—89）集成電路命名法 308
B.2 54/74系列集成電路器件型號命名 309
B.3 國外CMOS集成電路主要生產(chǎn)公司和產(chǎn)品型號前綴 309
附錄C 常用中、小規(guī)模集成電路產(chǎn)品型號索引 310
C.1 TTL中、小規(guī)模集成電路 310
C.2 MOS集成電路 316
展開全部
數(shù)字電路與邏輯設(shè)計-第2版 作者簡介
鄒虹，女，重慶郵電大學(xué) 通信與信息工程學(xué)院， 碩士生導(dǎo)師，副教授。 研究方向：通信與信息系統(tǒng)。 出版圖書：《數(shù)字電路與邏輯設(shè)計》,銷量上萬冊。
書友推薦
- >
姑媽的寶刀
- >
名家?guī)阕x魯迅:故事新編
- >
推拿
- >
苦雨齋序跋文-周作人自編集
- >
有舍有得是人生
- >
中國人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
山海經(jīng)
- >
回憶愛瑪儂
本類暢銷
