包郵 CMOS模擬集成電路版圖設(shè)計(jì)與驗(yàn)證-基于Cadence Virtuoso與Mentor Calibre
-
>
公路車寶典(ZINN的公路車維修與保養(yǎng)秘籍)
-
>
晶體管電路設(shè)計(jì)(下)
-
>
基于個(gè)性化設(shè)計(jì)策略的智能交通系統(tǒng)關(guān)鍵技術(shù)
-
>
花樣百出:貴州少數(shù)民族圖案填色
-
>
山東教育出版社有限公司技術(shù)轉(zhuǎn)移與技術(shù)創(chuàng)新歷史叢書中國高等技術(shù)教育的蘇化(1949—1961)以北京地區(qū)為中心
-
>
鐵路機(jī)車概要.交流傳動(dòng)內(nèi)燃.電力機(jī)車
-
>
利維坦的道德困境:早期現(xiàn)代政治哲學(xué)的問題與脈絡(luò)
CMOS模擬集成電路版圖設(shè)計(jì)與驗(yàn)證-基于Cadence Virtuoso與Mentor Calibre 版權(quán)信息
- ISBN:9787121298073
- 條形碼:9787121298073 ; 978-7-121-29807-3
- 裝幀:暫無
- 冊數(shù):暫無
- 重量:暫無
- 所屬分類:>>
CMOS模擬集成電路版圖設(shè)計(jì)與驗(yàn)證-基于Cadence Virtuoso與Mentor Calibre 本書特色
本書依托Cadence Virtuoso版圖設(shè)計(jì)工具與Mentor Calibre版圖驗(yàn)證工具,采取循序漸進(jìn)的方式,介紹利用Cadence Virtuoso與Mentor Calibre進(jìn)行CMOS模擬集成電路版圖設(shè)計(jì)、驗(yàn)證的基礎(chǔ)知識(shí)和方法,內(nèi)容涵蓋了CMOS模擬集成電路版圖基礎(chǔ)知識(shí),Cadence Virtuoso與Mentor Calibre的基本概況、操作界面和使用方法,CMOS模擬集成電路從設(shè)計(jì)到流片的完整流程,同時(shí)又分章介紹了利用Cadence Virtuoso版圖設(shè)計(jì)工具、Mentor Calibre版圖驗(yàn)證工具及Synopsys Hspice電路仿真工具進(jìn)行CMOS電路版圖設(shè)計(jì)與驗(yàn)證、后仿真的實(shí)例,包括運(yùn)算放大器、帶隙基準(zhǔn)源、低壓差線性穩(wěn)壓源、比較器和輸入/輸出單元。
CMOS模擬集成電路版圖設(shè)計(jì)與驗(yàn)證-基于Cadence Virtuoso與Mentor Calibre 內(nèi)容簡介
本書依托Cadence Virtuoso版圖設(shè)計(jì)工具與Mentor Calibre版圖驗(yàn)證工具,采取循序漸進(jìn)的方式,介紹利用Cadence Virtuoso與Mentor Calibre進(jìn)行CMOS模擬集成電路版圖設(shè)計(jì)、驗(yàn)證的基礎(chǔ)知識(shí)和方法,內(nèi)容涵蓋了CMOS模擬集成電路版圖基礎(chǔ)知識(shí),Cadence Virtuoso與Mentor Calibre的基本概況、操作界面和使用方法,CMOS模擬集成電路從設(shè)計(jì)到流片的完整流程,同時(shí)又分章介紹了利用Cadence Virtuoso版圖設(shè)計(jì)工具、Mentor Calibre版圖驗(yàn)證工具及Synopsys Hspice電路仿真工具進(jìn)行CMOS電路版圖設(shè)計(jì)與驗(yàn)證、后仿真的實(shí)例,包括運(yùn)算放大器、帶隙基準(zhǔn)源、低壓差線性穩(wěn)壓源、比較器和輸入/輸出單元。
CMOS模擬集成電路版圖設(shè)計(jì)與驗(yàn)證-基于Cadence Virtuoso與Mentor Calibre 目錄
1.1 CMOS工藝基礎(chǔ)及制造流程
1.2 CMOS模擬集成電路設(shè)計(jì)流程
1.3 CMOS模擬集成電路版圖定義
1.4 CMOS模擬集成電路版圖設(shè)計(jì)流程
1.4.1 版圖規(guī)劃
1.4.2 設(shè)計(jì)實(shí)現(xiàn)
1.4.3 版圖驗(yàn)證
1.4.4 版圖完成
1.5 版圖設(shè)計(jì)通用規(guī)則
1.6 CMOS模擬集成電路版圖匹配設(shè)計(jì)
1.6.1 CMOS工藝失配機(jī)理
1.6.2 元器件版圖匹配設(shè)計(jì)規(guī)則
第2章 Cadence Virtuoso版圖設(shè)計(jì)工具第1章 CMOS模擬集成電路版圖基礎(chǔ)
1.1 CMOS工藝基礎(chǔ)及制造流程
1.2 CMOS模擬集成電路設(shè)計(jì)流程
1.3 CMOS模擬集成電路版圖定義
1.4 CMOS模擬集成電路版圖設(shè)計(jì)流程
1.4.1 版圖規(guī)劃
1.4.2 設(shè)計(jì)實(shí)現(xiàn)
1.4.3 版圖驗(yàn)證
1.4.4 版圖完成
1.5 版圖設(shè)計(jì)通用規(guī)則
1.6 CMOS模擬集成電路版圖匹配設(shè)計(jì)
1.6.1 CMOS工藝失配機(jī)理
1.6.2 元器件版圖匹配設(shè)計(jì)規(guī)則
第2章 Cadence Virtuoso版圖設(shè)計(jì)工具
2.1 Virtuoso 界面介紹
2.1.1 Virtuoso CIW界面介紹
2.1.2 Virtuoso Library Manager界面介紹
2.1.3 Virtuoso Layout Editor界面介紹
2.2 Virtuoso 基本操作
第3章 Mentor Calibre版圖驗(yàn)證工具
3.1 Mentor Calibre版圖驗(yàn)證工具調(diào)用
3.2 Mentor Calibre DRC驗(yàn)證
3.2.1 Calibre DRC驗(yàn)證簡介
3.2.2 Calibre DRC界面介紹
3.2.3 Calibre DRC驗(yàn)證流程舉例
3.3 Mentor Calibre LVS驗(yàn)證
3.3.1 Calibre LVS驗(yàn)證簡介
3.3.2 Calibre LVS界面介紹
3.3.3 Calibre LVS驗(yàn)證流程舉例
3.4 Mentor Calibre寄生參數(shù)提取(PEX)
3.4.1 Calibre PEX驗(yàn)證簡介
3.4.2 Calibre PEX界面介紹
3.4.3 Calibre PEX流程舉例
第4章 CMOS模擬集成電路版圖設(shè)計(jì)與驗(yàn)證流程
4.1 設(shè)計(jì)環(huán)境準(zhǔn)備
4.2 反相器鏈電路的建立和前仿真
4.3 反相器鏈版圖設(shè)計(jì)
4.4 反相器鏈版圖驗(yàn)證與參數(shù)提取
4.5 反相器鏈電路后仿真
4.6 I/O單元環(huán)設(shè)計(jì)
4.7 主體電路版圖與I/O單元環(huán)的連接
4.8 導(dǎo)出GDSII文件
第5章 運(yùn)算放大器的版圖設(shè)計(jì)與后仿真
5.1 運(yùn)算放大器基礎(chǔ)
5.1.1 運(yùn)算放大器的基本特性和分類
5.1.2 運(yùn)算放大器性能參數(shù)
5.2 單級運(yùn)算放大器的版圖設(shè)計(jì)與后仿真
5.2.1 單級運(yùn)算放大器的版圖設(shè)計(jì)
5.2.2 單級運(yùn)算放大器的參數(shù)提取
5.2.3 單級運(yùn)算放大器的后仿真
5.3 兩級全差分運(yùn)算放大器的版圖設(shè)計(jì)與后仿真
5.3.1 兩級全差分運(yùn)算放大器的版圖設(shè)計(jì)
5.3.2 兩級全差分運(yùn)算放大器的參數(shù)提取
5.3.3 兩級全差分運(yùn)算放大器的后仿真
第6章 帶隙基準(zhǔn)源與低壓差線性穩(wěn)壓器的版圖設(shè)計(jì)與后仿真
6.1 帶隙基準(zhǔn)源的版圖設(shè)計(jì)與后仿真
6.1.1 帶隙基準(zhǔn)源基本原理
6.1.2 帶隙基準(zhǔn)源的版圖設(shè)計(jì)
6.1.3 帶隙基準(zhǔn)源的參數(shù)提取
6.1.4 帶隙基準(zhǔn)源的后仿真
6.2 低壓差線性穩(wěn)壓器的版圖設(shè)計(jì)與后仿真
6.2.1 低壓差線性穩(wěn)壓器的基本原理
6.2.2 低壓差線性穩(wěn)壓器的版圖設(shè)計(jì)
6.2.3 低壓差線性穩(wěn)壓器的參數(shù)提取
6.2.4 低壓差線性穩(wěn)壓器的后仿真
第7章 比較器電路的版圖設(shè)計(jì)與后仿真
7.1 比較器電路基礎(chǔ)
7.1.1 比較器性能參數(shù)
7.1.2 比較器特性分析
7.1.3 比較器電路結(jié)構(gòu)
7.2 比較器電路的版圖設(shè)計(jì)
7.3 比較器電路參數(shù)提取
7.4 比較器電路后仿真
第8章 標(biāo)準(zhǔn)I/O單元庫的設(shè)計(jì)與驗(yàn)證
8.1 標(biāo)準(zhǔn)I/O單元庫概述
8.2 I/O單元庫基本電路結(jié)構(gòu)
8.3 I/O單元庫版圖設(shè)計(jì)
8.3.1 數(shù)字I/O單元版圖設(shè)計(jì)
8.3.2 模擬I/O單元的制作
8.3.3 焊盤(pad)的制作
8.4 電路參數(shù)提取及后仿真信息
CMOS模擬集成電路版圖設(shè)計(jì)與驗(yàn)證-基于Cadence Virtuoso與Mentor Calibre 作者簡介
尹飛飛博士,遼寧大學(xué)物理學(xué)院講師,主要研究方向?yàn)榧呻娐吩O(shè)計(jì)與光電子器件性能研究,主持并參與了多個(gè)科研重點(diǎn)項(xiàng)目的研究工作,已發(fā)表論文5篇,獲授權(quán)專利1項(xiàng),在半導(dǎo)體器件物理及電路設(shè)計(jì)方面具有豐富的教學(xué)與科研經(jīng)驗(yàn)。
- >
姑媽的寶刀
- >
詩經(jīng)-先民的歌唱
- >
伊索寓言-世界文學(xué)名著典藏-全譯本
- >
苦雨齋序跋文-周作人自編集
- >
回憶愛瑪儂
- >
人文閱讀與收藏·良友文學(xué)叢書:一天的工作
- >
中國人在烏蘇里邊疆區(qū):歷史與人類學(xué)概述
- >
朝聞道