掃一掃
關(guān)注中圖網(wǎng)
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應(yīng)用
-
>
決戰(zhàn)行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調(diào)優(yōu)實踐之路
-
>
第一行代碼Android
-
>
JAVA持續(xù)交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
買過本商品的人還買了
深入理解Altera FPGA應(yīng)用設(shè)計 版權(quán)信息
- ISBN：9787512413382
- 條形碼：9787512413382 ; 978-7-5124-1338-2
- 裝幀：一般膠版紙
- 冊數(shù)：暫無
- 重量：暫無
- 所屬分類：>
深入理解Altera FPGA應(yīng)用設(shè)計 本書特色
本書結(jié)合作者多年工作實踐，以開發(fā)流程為主線，通過大量實例詳細介紹了fpga開發(fā)、調(diào)試方面的一些基本方法和獨特技巧；提出了一種“自動化”開發(fā)設(shè)計的理念，即通過批處理加腳本的方式自動完成fpga設(shè)計工程的建立、編譯和轉(zhuǎn)移，以及在使用modelsim設(shè)計仿真時，一鍵式完成整個仿真流程的方法。對于fpga設(shè)計調(diào)試和測試方面，則詳細介紹了signaltap ii的使用，并重點介紹了virtual jtag（虛擬jtag）。 本書可作為高等院校通信工程、電子工程、計算機、微電子等專業(yè)有一定fpga開發(fā)基礎(chǔ)的學生的參考用書，也可作為硬件工程師、fpga工程師的工具書。
深入理解Altera FPGA應(yīng)用設(shè)計 內(nèi)容簡介
本書結(jié)合作者多年工作實踐，以開發(fā)流程為主線，通過大量實例詳細介紹了FPGA開發(fā)、調(diào)試方面的一些基本方法和獨特技巧；提出了一種“自動化”開發(fā)設(shè)計的理念，即通過批處理加腳本的方式自動完成FPGA設(shè)計工程的建立、編譯和轉(zhuǎn)移，以及在使用ModelSim設(shè)計仿真時，一鍵式完成整個仿真流程的方法。對于FPGA設(shè)計調(diào)試和測試方面，則詳細介紹了SignalTap II的使用，并重點介紹了Virtual JTAG（虛擬JTAG）。本書可作為高等院校通信工程、電子工程、計算機、微電子等專業(yè)有一定FPGA開發(fā)基礎(chǔ)的學生的參考用書，也可作為硬件工程師、FPGA工程師的工具書。
深入理解Altera FPGA應(yīng)用設(shè)計 目錄
第1章好好準備你的fpga設(shè)計1
1.1fpga設(shè)計要求“軟硬兼施”嗎1
1.2如何選擇一個合適的fpga3
1.3教你如何從頂層規(guī)劃你的設(shè)計7
1.4進行早期功耗估算避免fpga動力不足9
1.4.1早期功耗估算9
1.4.2精確功耗估算13
1.5規(guī)劃并選擇片內(nèi)調(diào)試工具16
1.6小結(jié)17
第2章快速建立你的**個fpga工程18
2.1fpga設(shè)計基本流程18
2.2手把手教你用quartusii建立fpga工程20
2.3教你如何利用腳本創(chuàng)建工程24
2.3.1quartus ii各個設(shè)計流程對應(yīng)的腳本命令24
2.3.2quartus ii tcl包（package）25
2.3.3執(zhí)行與quartusii有關(guān)腳本的入口26
2.3.4利用腳本創(chuàng)建工程27
2.4利用腳本約束你的工程28
2.5利用腳本自動化完成fpga設(shè)計29
2.6實例分析31
2.7小結(jié)37
第3章采用altera的建議進行fpga設(shè)計38
3.1利用quartusii模板開始邏輯設(shè)計38
3.2同步fpga設(shè)計方法及指導39
3.2.1同步設(shè)計的基本原則39
3.2.2異步設(shè)計的危害40
3.3使用altera的宏函數(shù)41
3.4在fpga中實現(xiàn)除法功能41
3.4.1二進制快速除法41
3.4.2使用altera除法函數(shù)43
3.5altera推薦的代碼風格45
3.6在代碼中使用寄存器而不是鎖存器53
3.6.1鎖存器電路結(jié)構(gòu)53
3.6.2邏輯設(shè)計中哪些情況會產(chǎn)生鎖存器54
3.6.3鎖存器分析實例56
3.7使用altera“原語”模塊59
3.7.1如何讓設(shè)計中的lcell不被軟件優(yōu)化60
3.7.2進位鏈以及如何應(yīng)用在自己的設(shè)計中62
3.8小結(jié)65
第4章使用modelsim進行仿真66
4.1modelsim仿真工具介紹66
4.2使用modelsim軟件進行仿真68
4.2.1仿真基礎(chǔ)——利用gui完成仿真68
4.2.2通過創(chuàng)建仿真工程來設(shè)計仿真72
4.3為modelsim獨立版本提取altera仿真庫75
4.3.1提取altera仿真庫的步驟75
4.3.2仿真altera器件到底需要提取哪些庫77
4.4教你如何用腳本完成modelsim的自動化仿真流程81
4.5modelsim使用問題實例82
4.6教你如何寫testbench86
4.7實例練習88
4.7.1練習前準備88
4.7.2gui方式仿真實例91
4.7.2自動化創(chuàng)建工程仿真實例92
4.8小結(jié)93
第5章教你如何用tiemequest來分析你的設(shè)計94
5.110分鐘學會使用timequest94
5.1.1時序分析的基本概念94
5.1.2教你使用timequest95
5.2時序分析的基礎(chǔ)98
5.3了解什么是時序約束104
5.3.1時鐘約束104
5.3.2i/o約束105
5.4約束例外111
5.4.1多周期路徑約束111
5.4.2假路徑約束114
5.5timequest使用實例116
5.6小結(jié)124
第6章對你的fpga設(shè)計進行優(yōu)化125
6.1增量編譯使設(shè)計加速125
6.1.1什么是增量編譯125
6.1.2認識什么是邏輯鎖128
6.1.3開始使用增量編譯132
6.2選擇使用合適的設(shè)置和約束來優(yōu)化設(shè)計144
6.2.1優(yōu)化之前145
6.2.2時序優(yōu)化146
6.2.3面積優(yōu)化151
6.3小結(jié)152
第7章對你的fpga設(shè)計進行調(diào)試和測試153
7.1signaltap ii153
7.1.1教你快速認識signaltapii 調(diào)試模塊153
7.1.2教你快速創(chuàng)建**個signaltapii 調(diào)試模塊并調(diào)試154
7.1.3教你使用signaltapii高級功能——storagequalification161
7.1.4教你使用signaltapii高級功能——poweruptrigger165
7.2fpga測試利器virtualjtag168
7.2.1你所要了解的jtag168
7.2.2告訴你什么是virtualjtag172
7.2.3教你如何在設(shè)計中使用virtualjtag interface （vji）175
7.2.4教你用腳本創(chuàng)建自己的gui虛擬jtag測試平臺180
7.2.5單個jtag連接多條電纜、多fpga在虛擬jtag中的應(yīng)用185
7.3工程更改管理（eco）187
7.3.1eco及其基本操作流程187
7.3.2eco那些事兒之屬性編輯器189
7.3.3eco那些事兒之le與alm194
7.3.4eco那些事兒之a(chǎn)lm的dataf端口200
7.4對你的fpga進行正確配置204
7.5小結(jié)216
第8章設(shè)計實例應(yīng)用分析217
8.1如何設(shè)計應(yīng)用altera的fifo217
8.1.1教你如何設(shè)計自己的同步fifo218
8.1.2教你如何使用altera的同步fifo222
8.1.3教你如何使用altera的異步fifo227
8.2教你如何向他人轉(zhuǎn)移設(shè)計時保護自己的知識產(chǎn)權(quán)228
8.2.1fpga安全性設(shè)計——altera方案229
8.2.2如何加密轉(zhuǎn)移自己的設(shè)計233
8.3fpga外掛接口之sdram235
8.3.1sdram芯片235
8.3.2sdram控制器邏輯設(shè)計239
8.4高速串行接口設(shè)計沒有看上去那么難259
8.4.1gxb模塊介紹259
8.4.2gxb應(yīng)用實例265
8.5教你如何在fpga中設(shè)計tdc272
8.5.1告訴你到底什么是tdc273
8.5.2基于fpga的tdc那些事兒之3大難題277
8.5.3基于fpga的tdc那些事兒之設(shè)計資源lab280
8.5.4基于fpga的tdc那些事兒之粗細時間285
8.5.5基于fpga的tdc那些事兒之自動校準及測量精度292
8.6利用fpgatdc測量pll核抖動實例295
8.7小結(jié)300
第9章altera fpga高級設(shè)計技巧301
9.1器件結(jié)構(gòu)對代碼風格的影響301
9.2基本邏輯結(jié)構(gòu)分析302
9.3可采用的設(shè)計技巧309
9.4專有資源利用以及優(yōu)化關(guān)鍵路徑318
9.5使用quartusii的物理綜合對設(shè)計進行優(yōu)化319
9.5.1針對性能的物理綜合優(yōu)化選項323
9.5.2布線的物理綜合優(yōu)化325
9.6了解什么是寄存器打包325
9.7探索設(shè)計的高級手段——dse332
9.8小結(jié)336
參考文獻337
展開全部
深入理解Altera FPGA應(yīng)用設(shè)計 作者簡介
王敏志【網(wǎng)名：coyoo、湘攸客】，曾就職于多家科研院所，從事過雷達、通信以及醫(yī)療電子方面的研發(fā)工作，主要負責數(shù)字電路方面開發(fā)，包括電路設(shè)計、DSP以及FPGA編程。
書友推薦
- >
莉莉和章魚
- >
月亮虎
- >
中國人在烏蘇里邊疆區(qū):歷史與人類學概述
- >
月亮與六便士
- >
羅曼·羅蘭讀書隨筆-精裝
- >
詩經(jīng)-先民的歌唱
- >
小考拉的故事-套裝共3冊
- >
有舍有得是人生
本類暢銷
