掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
全國計算機等級考試最新真考題庫模擬考場及詳解·二級MSOffice高級應用
-
>
決戰行測5000題(言語理解與表達)
-
>
軟件性能測試.分析與調優實踐之路
-
>
第一行代碼Android
-
>
JAVA持續交付
-
>
EXCEL最強教科書(完全版)(全彩印刷)
-
>
深度學習
FPGA開發與應用 版權信息
- ISBN：9787302236566
- 條形碼：9787302236566 ; 978-7-302-23656-6
- 裝幀：暫無
- 冊數：暫無
- 重量：暫無
- 所屬分類：>
FPGA開發與應用 本書特色
《FPGA開發與應用》：易學、易懂、易上手，覆蓋了模擬電子技術基礎、數字電子技術基礎、FPGA基本知識，采用了大量綜合性電子電路小系統設計實例。從興趣到提高再到創新，不斷循環往復，使學生的實踐創新能力不斷得到提高。設計實例由淺入深，經過實驗檢驗，可以作為電子設計競賽賽前訓練題目，也可以作為電子電路課程設計參考題目。
FPGA開發與應用 目錄
第1章 FPGA及其硬件描述語言VHDL 11.1 FPGA簡介 11.2 VHDL程序的特點 11.3 VHDL程序的基本結構 21.3.1 庫說明 31.3.2 實體說明 41.3.3 結構體說明 51.4 VHDL的數據 51.4.1 基本標識符 51.4.2 數據對象 61.4.3 數據類型 71.5 VHDL的表達式 101.5.1 邏輯運算符 101.5.2 算術運算符 101.5.3 關系運算符 111.5.4 并置運算符 121.5.5 操作符的運算優先級 12第2章 VHDL的順序描述語句 142.1 信號賦值語句和變量賦值語句 142.2 if語句 142.3 case語句 172.4 for loop 循環語句 192.5 null語句 20第3章 VHDL的并行描述語句 223.1 進程語句 223.1.1 進程語句的敏感信號表 223.1.2 進程語句的啟動 233.1.3 進程語句的同步 233.2 并發信號賦值語句 253.3 條件信號賦值語句 263.4 選擇信號賦值語句 283.5 元件例化語句 303.6 生成語句 33第4章 VHDL中時鐘信號及復位信號的描述方法 374.1 時鐘信號的VHDL描述方法 374.1.1 時鐘邊沿的描述 374.1.2 時序電路中的進程敏感信號 384.2 時序電路中復位信號的VHDL描述方法 394.2.1 同步復位 394.2.2 異步復位 40第5章 用VHDL設計有限狀態機 415.1 有限狀態機的基本概念 415.2 Moore型有限狀態機的設計實例 425.2.1 存儲控制器的三進程描述方式 435.2.2 存儲控制器的單進程描述方式 455.2.3 存儲控制器的雙進程描述方式 46第6章 FPGA的應用軟件MAX+plus II的使用方法 486.1 編程存儲及編譯 486.2 指定器件及編譯 516.3 指定器件管腳及編譯 516.4 下載 526.5 存儲及編譯圖形描述 536.6 仿真 55第7章 FPGA數字電路設計實例 597.1 門電路的FPGA設計 597.1.1 與非門電路 597.1.2 二輸入或非門電路 627.1.3 二輸入異或門電路 637.1.4 反向器門電路 647.1.5 三態門電路 657.1.6 單向總線緩沖器 667.1.7 雙向總線緩沖器 677.2 組合邏輯電路的FPGA設計 677.2.1 監視交通信號燈工作狀態的邏輯電路 687.2.2 8線-3線編碼器 697.2.3 8線-3線優先編碼器 707.2.4 二-十進制編碼器 717.2.5 3線-8線譯碼器 737.2.6 二-十進制譯碼器 747.2.7 BCD七段顯示譯碼器 757.2.8 代碼轉換電路 777.2.9 四選一數據選擇器 787.2.10 八選一數據選擇器 797.2.11 4位全加器 807.2.12 8位加法器 827.2.13 多位數值比較器 837.3 觸發器的FPGA設計 847.3.1 RS觸發器 847.3.2 主從JK觸發器 857.3.3 D觸發器 867.4 時序邏輯電路的FPGA設計 887.4.1 寄存器 887.4.2 雙向移位寄存器 887.4.3 串行輸入并行輸出移位寄存器 907.4.4 循環移位寄存器 907.4.5 4位同步二進制計數器 917.4.6 單時鐘同步十六進制加/減計數器 927.4.7 雙時鐘同步十六進制加/減計數器 937.4.8 同步十進制加法計數器 967.4.9 單時鐘同步十進制可逆計數器 977.4.10 異步二進制加法計數器 987.4.11 同步100進制計數器 1007.4.12 同步29進制計數器 1017.4.13 順序脈沖發生器 1037.4.14 序列信號發生器 1047.4.15 用狀態機方法設計十三進制計數器 1057.4.16 串行數據檢測器 1067.4.17 能自啟動的七進制計數器 1087.4.18 能自啟動的3位環形計數器 1097.4.19 用狀態機方法設計十進制減法計數器 110第8章 FPGA應用系統設計實例 1128.1 實例一：FPGA控制的數碼顯示電路 1128.1.1 設計要求 1128.1.2 設計分析 1128.1.3 顯示原理 1128.1.4 驅動8位數碼管顯示電路框圖 1138.1.5 模塊及模塊功能 1148.2 實例二：鍵盤控制電路 1188.2.1 設計要求 1188.2.2 設計分析 1188.3 實例三：FPGA控制的點陣發光器件顯示漢字 1258.3.1 設計要求 1258.3.2 設計分析 1258.3.3 器件及硬件電路 1258.3.4 設計軟件的思路及源程序 1298.4 實例四：FPGA控制的數模(D/A)轉換電路 1428.4.1 設計要求 1428.4.2 設計分析 1428.4.3 DAC0832轉換器 1428.4.4 數模(D/A)轉換電路 1438.4.5 FPGA控制的數模(D/A)轉換電路 1448.5 實例五：FPGA控制的模數(A/D)轉換0809的應用 1468.5.1 設計要求 1468.5.2 設計分析 1468.5.3 ADC0809轉換器及其轉換電路 1478.5.4 FPGA控制的模數(A/D)轉換電路 1508.5.5 用數碼管顯示模數(A/D)轉換器的輸入電壓 1548.5.6 ADC0809轉換模擬輸入負電壓電路 1598.6 實例六：數控式可逆步進調壓直流穩壓電源 1618.6.1 設計要求 1618.6.2 原理及硬件電路 1618.6.3 軟件設計思想及源程序 1638.7 實例七：數控式直流電流源 1668.7.1 設計指標及框圖 1668.7.2 硬件電路圖 1668.7.3 軟件設計思想及源程序 1688.8 實例八：低頻數字式相位測量儀 1718.8.1 設計指標及框圖 1718.8.2 移相網絡 1728.8.3 相位測量 1738.9 實例九：多路數據采集系統 1858.9.1 設計內容 1858.9.2 現場模擬信號產生器 1868.9.3 八路數據采集器 1888.9.4 主控器 1928.10 實例十：測量放大器 2078.10.1 測量放大器系統 2078.10.2 橋式電路 2078.10.3 信號變換放大器 2088.10.4 直流電壓放大器 2098.10.5 程控的直流電壓放大器 2118.11 實例十一：低頻功率放大器 2228.11.1 設計任務 2228.11.2 功率放大器 2238.11.3 前置放大器 2248.11.4 系統測試 2248.11.5 自制穩壓電源 2258.11.6 集成功率放大器 2268.12 實例十二：開關型穩壓電源 2328.12.1 脈沖寬度調制電路MIC2194 2328.12.2 MC34060控制的串聯型開關穩壓電源 2338.13 實例十三：程控濾波器 2358.13.1 設計要求 2358.13.2 設計框圖 2358.13.3 程控放大器 2368.13.4 程控低通濾波器 2408.13.5 程控高通濾波器 2438.13.6 程控濾波器的FPGA控制核心 2458.14 實例十四：信號發生器 2708.14.1 設計要求 2708.14.2 功能及其內部接線 2708.14.3 信號發生器的FPGA內部結構 2728.14.4 調用MAX+plusⅡ10.2中的除法元件方法 2968.15 實例十五：交流電壓參數的測量 2988.15.1 設計要求 2988.15.2 給定的器件 2988.15.3 硬件電路 3018.15.4 軟件電路 3028.16 實例十六：寬帶放大器 3188.16.1 設計要求 3188.16.2 硬件電路 3198.16.3 軟件電路 3228.17 實例十七：高效率音頻功率放大器 3408.17.1 設計要求 3408.17.2 D類放大器的工作原理 3418.17.3 硬件電路 3418.17.4 軟件電路 3458.18 實例十八：數字化語音存儲與回放系統 3568.18.1 設計要求 3568.18.2 硬件電路 3578.18.3 軟件電路 3608.19 實例十九：數字式工頻有效值多用表 3658.19.1 設計要求 3658.19.2 硬件電路 3668.19.3 軟件電路 3668.20 實例二十：簡易電阻、電容和電感測量儀 3858.20.1 設計要求 3858.20.2 硬件電路 3868.20.3 軟件電路 388參考文獻 401
展開全部
FPGA開發與應用 節選
《FPGA開發與應用》第1章～第5章介紹了FPGA及其硬件描述語言VHDL的特點，VHDL語言中常用的數據、運算符、順序描述語句和并行描述語句、時鐘信號描述、狀態機等基本概念和應用。第6章介紹了MAX+plus II軟件應用方法。第7章與清華大學閻石主編的《數字電子技術基礎》(第4版)同步，為FPGA數字電路設計實例，針對門電路、組合邏輯電路、觸發器、時序邏輯電路及存儲器等各種功能芯片以及一些例題，講解了基于VHDL及FPGA的實現方法。第8章介紹了FPGA應用系統設計實例，設計實例由淺入深，并配有相關的圖及注釋。這些設計實例可以作為電子設計競賽的賽前訓練題目，也可以作為電子電路課程設計的參考題目。《FPGA開發與應用》可作為大專院校電類學生學習VHDL及FPGA的實訓教科書，也可供有關工程技術人員參考使用。
FPGA開發與應用 相關資料
插圖：FPGA(Field Programmable Gate Array，現場可編程門陣列)是在PAL(Programmable Array Logic，可編程陣列邏輯)、GAL(Generic Array Logic，通用陣列邏輯)、CPLD(Complex Programmable Logic Device，復雜可編程邏輯器件)基礎上進一步發展的產物。它具有高集成度，是幾萬到幾百萬邏輯門、觸發器的集成，便于實現高速的大規模數字電路系統。FPGA采用CMOS工藝，實現了低功耗要求。另外，FPGA掉電后不能保存數據，因而需要配置EPROM芯片，只要將程序存放在EPROM中，上電后程序會自動加載到FPGA上，因此，FPGA能夠反復使用。FPGA的編程無須專用的FPGA編程器，只需用通用的EPROM編程器即可。當需要修改FPGA的功能時，只需換一片EPROM即可。這樣，同一片FPGA，不同的編程數據，可以產生不同的電路功能。因此，FPGA的使用非常靈活。用戶可對FPGA內部的邏輯模塊和I/O模塊重新配置，以實現用戶的邏輯，因而FPGA也被用于模擬CPU。用戶可以將FPGA的編程數據放在EPROM芯片中，也可以在線對FPGA進行編程，實現系統在線重構。根據這一特性，用戶可以利用FPGA構建一個根據工程任務不同而實時定制的CPU，這是當今研究的熱門領域。1.2 VHDL程序的特點FPGA的硬件描述語言VHDL(Very High Speed Integrated Circuit Hardware Description Language，超高速集成電路硬件描述語言)符合美國電氣和電子工程師協會標準(IEEE標準1076)，它使用戶能夠利用一種和數字電路基本知識結合較密切的語言來描述數字電路和設計數字電路系統。用戶可以利用VHDL進行分塊單元電路設計和整個系統設計，并結合一些先進的EDA工具軟件(例如MAX+plus II)，通過計算機將VHDL程序下載到硬件芯片上，以實現電路功能，如圖1.1所示。在當今高速發展的信息時代，這種設計方法可以極大地縮短產品的設計周期，加快產品進入市場的步伐，從而更好地把握商機。為適應實際數字電路的工作方式，VHDL以并行和順序等多種語句方式來描述在同一時刻所有可能發生的事件。因此VHDL程序的執行方式與其他語言不同，它不是按順序執行每一條語句，而是并行執行與順序執行共存。這要求數字電路設計人員擺脫一維的思維模式，以多維并發的思路來完成VHDL的程序設計。VHDL程序的特點如圖1.2所示，它通常由一組并行語句構成，有些并行語句里又包含了順序語句。
書友推薦
- >
我從未如此眷戀人間
- >
龍榆生：詞曲概論/大家小書
- >
二體千字文
- >
月亮與六便士
- >
有舍有得是人生
- >
經典常談
- >
姑媽的寶刀
- >
【精裝繪本】畫給孩子的中國神話
本類暢銷
