掃一掃
關注中圖網
官方微博
Verilog嵌入式數字系統設計教程 版權信息
- ISBN：9787811245226
- 條形碼：9787811245226 ; 978-7-81124-522-6
- 裝幀：暫無
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
Verilog嵌入式數字系統設計教程 本書特色
《verilog嵌入式數字統設計教程》是通過系統設計的背景來講解數字設計的，作者采用了這種*先進的現代純的教學途徑。本書盡量縮減與目前實際設計方法沒有關系的已過時篇幅，而把講述的重點放在現代化的和不斷發展著的設計技術上基于硬件描述語言（hdl）的設計和驗證是本書的講解重點，書中使用了大量的verilog例子，通過把數字邏輯作為嵌入式系統設計的一部分進行講解，有效地加深了讀者對硬件的理解嵌入式數字系統是由硬件和軟件兩部分組成的，因此數字系統的設計和分析必須要有硬件的基礎知識本書可為計算機工程、計算機科掌和電子工程學科的學生學習數字設計打下堅實的基地。
Verilog嵌入式數字系統設計教程 內容簡介
通過系統設計的背景來講解數字設計，全面覆蓋了與嵌入式系統設計相關的各個方面，其中各章節不僅講述了邏輯設計本身，還闡述了處理器、存儲器、輸入/輸出接口和實現技術。 本書特別強調在數字系統設計時，除了考慮邏輯設計外，還必須考慮用現實世界的工程方法來實現嵌入式系統的設計存在的許多約束條件和制約因素，諸如電路面積、電路的互連、接口的需求、功耗和速度性能等，重點講解基于硬件描述語言（hdl）的設計和驗證。全書列舉了大量的verilog例子，通過把數字邏輯作為嵌入式系統設計的一部分進行講解，有效地加深讀者對硬件的理解。
本書可為計算機工程、計算機科學和電子工程學科的學生學習數字設計打下堅實的基礎。
Verilog嵌入式數字系統設計教程 目錄
第1章 引言和方法學
1.1 數字系統和嵌入式系統
1.2 二進制表示法和電路元件
1.3 實際的電路
1.3.1 集成電路
1.3.2 邏輯電平
1.3.3 靜態負載電平
1.3.4 電容負載和傳播延遲
1.3.5 線路延遲
1.3.6 時序
1.3.7 電源
1.3.8 面積和芯片封裝
1.4 模型
1.5 設計方法學
1.6 全章總結
1.7 進一步閱讀的參考資料
練習題
第2章 組合電路基本知識
2.1 布爾函數與布爾代數
2.1.1 布爾函數
2.1.2 布爾代數
2.1.3 布爾方程的verilog模型
2.2 二進制編碼
2.2.1 使用向量的二進制編碼
2.2.2 位錯誤
2.3 組合元件和集成電路
2.3.1 解碼器和編碼器
2.3.2 多路選擇器
2.3.3 低電平有效邏輯
2.4 組合電路的驗證
2.5 本章總結
2.6 進一步閱讀的參考資料
練習題
第3章 數字基礎
3.1 無符號整數
3.1.1 無符號整數的編碼
3.1.2 無符號整數的運算
3.1.3 格雷碼（gray code）
3.2 有符號整數
3.2.1 有符號整數的編碼
3.2.2 有符號整數的操作
3.3 定點數
3.3.1 定點數的編碼
3.3.2 對定點數的操作
3.4 浮點數
3.5 本章總結
3.6 進一步閱讀的參考資料
練習題
第4章 時序電路基礎
4.1 存儲單元
4.1.1 觸發器和寄存器
4.1.2 移位寄存器
4.1.3 鎖存
4.2 計數器
4.3 順序數據路徑和控制
4.4 由時鐘同步的時序方法學
4.4.1 異步輸入
4.4.2 時序電路的驗證
4.4.3 異步時序的方法學
4.5 本章總結
4.6 進一步閱讀的參考資料
練習題
第5章 存儲器
……
第6章 實現技術和工藝
第7章 處理器基礎
第8章 接口
第9章 加速器
第10 章 設計方法學
附錄a 知識測試問答答案
附錄b 電子電路入門
附錄c 用于綜合的verilog
附錄d gumnut微控制器核
索引
1.1 數字系統和嵌入式系統
1.2 二進制表示法和電路元件
1.3 實際的電路
1.3.1 集成電路
1.3.2 邏輯電平
1.3.3 靜態負載電平
1.3.4 電容負載和傳播延遲
1.3.5 線路延遲
1.3.6 時序
1.3.7 電源
1.3.8 面積和芯片封裝
1.4 模型
1.5 設計方法學
1.6 全章總結
1.7 進一步閱讀的參考資料
練習題
第2章 組合電路基本知識
2.1 布爾函數與布爾代數
2.1.1 布爾函數
2.1.2 布爾代數
2.1.3 布爾方程的verilog模型
2.2 二進制編碼
2.2.1 使用向量的二進制編碼
2.2.2 位錯誤
2.3 組合元件和集成電路
2.3.1 解碼器和編碼器
2.3.2 多路選擇器
2.3.3 低電平有效邏輯
2.4 組合電路的驗證
2.5 本章總結
2.6 進一步閱讀的參考資料
練習題
第3章 數字基礎
3.1 無符號整數
3.1.1 無符號整數的編碼
3.1.2 無符號整數的運算
3.1.3 格雷碼（gray code）
3.2 有符號整數
3.2.1 有符號整數的編碼
3.2.2 有符號整數的操作
3.3 定點數
3.3.1 定點數的編碼
3.3.2 對定點數的操作
3.4 浮點數
3.5 本章總結
3.6 進一步閱讀的參考資料
練習題
第4章 時序電路基礎
4.1 存儲單元
4.1.1 觸發器和寄存器
4.1.2 移位寄存器
4.1.3 鎖存
4.2 計數器
4.3 順序數據路徑和控制
4.4 由時鐘同步的時序方法學
4.4.1 異步輸入
4.4.2 時序電路的驗證
4.4.3 異步時序的方法學
4.5 本章總結
4.6 進一步閱讀的參考資料
練習題
第5章 存儲器
……
第6章 實現技術和工藝
第7章 處理器基礎
第8章 接口
第9章 加速器
第10 章 設計方法學
附錄a 知識測試問答答案
附錄b 電子電路入門
附錄c 用于綜合的verilog
附錄d gumnut微控制器核
索引
展開全部
Verilog嵌入式數字系統設計教程 相關資料
verilog嵌入式數字系統設計教程digital design：an embedded systems approach using verilog 從系統設計的內容和視角，對數字設計進行講解 大量列舉verilog例子，以展示硬件描述語言（hdl）在抽象行為級和寄存器傳輸級的使用，以及如何用于低層次的驗證和驗證環境的梅建。 全書始終包含許多可以實際運行的例子，幫助讀者加深對書中內容的理解，并提升本書的保存價值。 相應的網頁可連接到：synplicity、mentor graphics和xilinx的fpga設計工具，本書中所有例子的verilog源代碼，講課用幻燈片，實驗室硬項目，練習題的解答。 《verilog嵌入式數字系統設計教程》這本書所闡述的內容是基于反映現實世界數字系統設計實踐活動的現代觀點的。目前，大學教程通常遠遠落后于工業界的開發技術，在這種時刻，本書的出版為計算機工程，電子工程和計算機科學的學生提供了必要的信息。” donald hung，圣何塞州立（san jose state）大學 peter j.ashenden正在為教育下一代的數字邏輯設計師，身先士卒，帶頭開辟一條通向新課程的道路。由于認識到數字設計已經從以門邏輯組裝為中心的專用邏輯，轉變為以處理器設計為中心的嵌入式系統，ashenden博士把關注的焦點從門轉向現代設計和復雜集成器件的整合，這些集成器供的物理實現可以采用許多種形式 grant martin，首席科學家，tensilica公司
Verilog嵌入式數字系統設計教程 作者簡介
阿申登（Peter J，Ashenden）是阿德萊德太學的副教授靶,Ashenden Design公司的創辦人這是一家專門從事電子設計自動化EDA業務的咨詢公司Ashenden博士一直專心致力于IEEE VHDL標準委員會的工作，并在VHDL語言的進一步發展中，縫續發揮重要作用 在2003—2005年期間，他曾擔任IEEE設計自動化標準委員會的主席，該委員會負責管理EDA領域所有IEEE標準的開發和制定，他目前是VHDL，VHDLAMS及羅棗塞塔規范語言Rosetta specification language標準的技術編輯。
書友推薦
- >
大紅狗在馬戲團-大紅狗克里弗-助人
- >
詩經-先民的歌唱
- >
羅庸西南聯大授課錄
- >
二體千字文
- >
唐代進士錄
- >
朝聞道
- >
【精裝繪本】畫給孩子的中國神話
- >
隨園食單
本類暢銷
